[發明專利]一種邊讀邊寫的SDRAM控制系統及控制方法

有效

• 申請號: 202010567437.9
• 申請日: 2020-06-19
• 公開（公告）號: CN111739569B
• 公開（公告）日: 2022-04-26
• 發明（設計）人: 李婷;馬屹巍;郝昕
• 申請（專利權）人: 西安微電子技術研究所
• 主分類號: G11C11/413
• 分類號: G11C11/413;G11C16/26;G11C16/34
• 代理公司: 西安通大專利代理有限責任公司 61200
• 代理人: 朱海臨

本發明公開了一種邊讀邊寫的SDRAM控制系統及控制方法，該系統的N個寫數據緩存FIFO，N個讀數據緩存FIFO，FIFO緩存控制模塊和SDRAM時序控制模塊；該系統中FIFO緩存控制模塊在不斷的對SDRAM時序控制模塊發出針對SDRAM的初始化、讀、讀刷新、寫和寫刷新操作的指令，使得SDRAM不斷的進行讀寫操作，但因為SDRAM在同一個時間只能進行一個操作，因此通過寫數據緩存FIFO和讀數據緩存FIFO不斷進行數據的讀取和緩存，使得從外部客戶端的角度，該系統能夠不間斷的同步讀寫。

【技術領域】

本發明屬于SDRAM控制器技術領域，具體涉及一種邊讀邊寫的SDRAM控制系統及控制方法。

【背景技術】

SDRAM作為隨機動態存儲器，能夠提供大容量的存儲深度和很高的讀寫速率，但是SDRAM相對于SRAM，FIFO等存儲器件，其控制相對復雜。因此，在需要通過緩存實現數據流水的應用場景中，普遍采用FIFO。但是，當數據帶寬很高的時候，在數據流水中需要的緩存深度會隨之提高，而FIFO無法滿足這一應用場景。并且目前的SDRAM控制器只能實現對SDRAM的單記單放操作，無法滿足數據流水的需求。因此需要一種可以實現對SDRAM進行邊記邊放操作的SDRAM控制系統和控制方法。

【發明內容】

本發明的目的在于克服上述現有技術的缺點，提供一種邊讀邊寫的SDRAM控制系統及控制方法，以解決現有的SDRAM控制器難以對SDRAM存儲器件進行邊記邊放的問題。

為達到上述目的，本發明采用以下技術方案予以實現：

一種邊讀邊寫的SDRAM控制系統，包括：

寫數據緩存FIFO，用于持續性的緩存寫入至SDRAM的數據；

讀數據緩存FIFO，用于持續性的緩存從SDRAM讀出的數據；

FIFO緩存控制模塊，用于從寫數據緩存FIFO中讀取數據，將數據寫入SDRAM時序控制模塊，同時從SDRAM時序控制模塊中讀出數據寫入至讀數據緩存FIFO中；同時向SDRAM時序控制模塊輸出對SDRAM的控制命令；所述控制命令為對SDRAM循環的進行讀、讀刷新、寫和寫刷新操作；

SDRAM時序控制模塊，用于將FIFO緩存控制模塊輸出控制命令轉換為SDRAM能夠識別的命令；將從FIFO緩存控制模塊中寫入的數據轉換并輸入至SDRAM中，將從SDRAM讀出的數據轉換并輸入至FIFO緩存控制模塊中；

所述SDRAM控制系統包括N個寫數據緩存FIFO和N個讀數據緩存FIFO，N為≥3的自然數。

本發明的進一步改進在于：

優選的，FIFO緩存控制模塊包括寫緩存FIFO仲裁狀態機、讀緩存FIFO仲裁狀態機和SDRAM總線分時復用控制狀態機；

寫緩存FIFO仲裁狀態機，用于確定寫入數據的寫數據緩存FIFO；

讀緩存FIFO仲裁狀態機，用于確定讀出數據的讀數據緩存FIFO；

SDRAM總線分時復用控制狀態機，用于發出對SDRAM的控制指令。

優選的，所述寫數據FIFO緩存的深度為1024，半滿值為512；FIFO緩存控制模塊將寫數據緩存FIFO中的數據寫入至對應的bank，每一個寫數據緩存FIFO有各自對應的bank。

優選的，SDRAM時序控制模塊中設置有SDRAM時序控制狀態機，所述SDRAM時序控制狀態機用于將FIFO緩存控制模塊中發出的數據、地址、以及命令，轉化為SDRAM要求的時序和控制信號；同時將SDRAM讀出的數據轉換后輸入至FIFO緩存控制模塊中。

一種基于上述任意一項控制系統的邊讀邊寫的SDRAM控制方法，

對SDRAM發出上電初始化指令；