[發(fā)明專利]一種邊讀邊寫的SDRAM控制系統(tǒng)及控制方法有效
| 申請?zhí)枺?/td> | 202010567437.9 | 申請日： | 2020-06-19 |
| 公開（公告）號： | CN111739569B | 公開（公告）日： | 2022-04-26 |
| 發(fā)明（設(shè)計）人： | 李婷;馬屹巍;郝昕 | 申請（專利權(quán)）人： | 西安微電子技術(shù)研究所 |
| 主分類號： | G11C11/413 | 分類號： | G11C11/413;G11C16/26;G11C16/34 |
| 代理公司： | 西安通大專利代理有限責(zé)任公司 61200 | 代理人： | 朱海臨 |
| 地址： | 710065 陜西*** | 國省代碼： | 陜西;61 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 一種 邊讀邊寫 sdram 控制系統(tǒng) 控制 方法 | ||
1.一種邊讀邊寫的SDRAM控制系統(tǒng)，其特征在于，包括：
寫數(shù)據(jù)緩存FIFO，用于持續(xù)性的緩存寫入至SDRAM的數(shù)據(jù)；
讀數(shù)據(jù)緩存FIFO，用于持續(xù)性的緩存從SDRAM讀出的數(shù)據(jù)；
FIFO緩存控制模塊，用于從寫數(shù)據(jù)緩存FIFO中讀取數(shù)據(jù)，將數(shù)據(jù)寫入SDRAM時序控制模塊，同時從SDRAM時序控制模塊中讀出數(shù)據(jù)寫入至讀數(shù)據(jù)緩存FIFO中；同時向SDRAM時序控制模塊輸出對SDRAM的控制命令；所述控制命令為對SDRAM循環(huán)的進行讀、讀刷新、寫和寫刷新操作；
SDRAM時序控制模塊，用于將FIFO緩存控制模塊輸出控制命令轉(zhuǎn)換為SDRAM能夠識別的命令；將從FIFO緩存控制模塊中寫入的數(shù)據(jù)轉(zhuǎn)換并輸入至SDRAM中，將從SDRAM讀出的數(shù)據(jù)轉(zhuǎn)換并輸入至FIFO緩存控制模塊中；
所述SDRAM控制系統(tǒng)包括N個寫數(shù)據(jù)緩存FIFO和N個讀數(shù)據(jù)緩存FIFO，N為≥3的自然數(shù)。
2.根據(jù)權(quán)利要求1所述的一種邊讀邊寫的SDRAM控制系統(tǒng)，其特征在于，F(xiàn)IFO緩存控制模塊包括寫緩存FIFO仲裁狀態(tài)機、讀緩存FIFO仲裁狀態(tài)機和SDRAM總線分時復(fù)用控制狀態(tài)機；
寫緩存FIFO仲裁狀態(tài)機，用于確定寫入數(shù)據(jù)的寫數(shù)據(jù)緩存FIFO；
讀緩存FIFO仲裁狀態(tài)機，用于確定讀出數(shù)據(jù)的讀數(shù)據(jù)緩存FIFO；
SDRAM總線分時復(fù)用控制狀態(tài)機，用于發(fā)出對SDRAM的控制指令。
3.根據(jù)權(quán)利要求2所述的一種邊讀邊寫的SDRAM控制系統(tǒng)，其特征在于，所述寫數(shù)據(jù)FIFO緩存的深度為1024，半滿值為512；FIFO緩存控制模塊將寫數(shù)據(jù)緩存FIFO中的數(shù)據(jù)寫入至對應(yīng)的bank，每一個寫數(shù)據(jù)緩存FIFO有各自對應(yīng)的bank。
4.根據(jù)權(quán)利要求1所述的一種邊讀邊寫的SDRAM控制系統(tǒng)，其特征在于，SDRAM時序控制模塊中設(shè)置有SDRAM時序控制狀態(tài)機，所述SDRAM時序控制狀態(tài)機用于將FIFO緩存控制模塊中發(fā)出的數(shù)據(jù)、地址、以及命令，轉(zhuǎn)化為SDRAM要求的時序和控制信號；同時將SDRAM讀出的數(shù)據(jù)轉(zhuǎn)換后輸入至FIFO緩存控制模塊中。
5.一種基于權(quán)利要求1-4任意一項所述控制系統(tǒng)的邊讀邊寫的SDRAM控制方法，其特征在于，
對SDRAM發(fā)出上電初始化指令；
對SDRAM發(fā)出寫操作指令；從寫數(shù)據(jù)緩存FIFO讀取數(shù)據(jù)，并將讀取的數(shù)據(jù)通過SDRAM時序控制模塊轉(zhuǎn)換后傳遞至SDRAM；
對SDRAM發(fā)出讀刷新操作指令；
對SDRAM發(fā)出讀操作指令；從SDRAM中讀取出數(shù)據(jù)，并將讀取的數(shù)據(jù)通過SDRAM時序控制模塊轉(zhuǎn)換后傳遞至讀數(shù)據(jù)緩存FIFO；
對SDRAM發(fā)出寫刷新操作指令；
寫數(shù)據(jù)緩存FIFO持續(xù)性的緩存數(shù)據(jù)；讀數(shù)據(jù)緩存FIFO持續(xù)性的緩存數(shù)據(jù)。
6.根據(jù)權(quán)利要求1所述的一種邊讀邊寫的SDRAM控制系統(tǒng)，其特征在于，當(dāng)寫數(shù)據(jù)緩存FIFO中數(shù)據(jù)量達到半滿后，F(xiàn)IFO緩存控制模塊向SDRAM時序控制模塊發(fā)送寫操作命令，F(xiàn)IFO緩存控制模塊采用輪詢的方法從N個寫數(shù)據(jù)緩存FIFO中讀出數(shù)據(jù)；
當(dāng)讀緩存FIFO達到半滿或讀空時，F(xiàn)IFO緩存控制模塊跳轉(zhuǎn)到下一個讀緩存FIFO中。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于西安微電子技術(shù)研究所，未經(jīng)西安微電子技術(shù)研究所許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202010567437.9/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
