[發明專利]芯片封裝器件及電子設備

在審

• 申請號: 202010562083.9
• 申請日: 2020-06-18
• 公開（公告）號: CN113823622A
• 公開（公告）日: 2021-12-21
• 發明（設計）人: 胡星;虞學犬;劉辰鈞;程維昶
• 申請（專利權）人: 華為技術有限公司
• 主分類號: H01L23/552
• 分類號: H01L23/552;H01L23/04;H01L23/367
• 代理公司: 北京潤澤恒知識產權代理有限公司 11319
• 代理人: 王洪

本申請提供一種芯片封裝器件及電子設備，涉及芯片封裝技術領域，能夠提高芯片封裝結構的EMI屏蔽效果。該芯片封裝器件包括基板以及設置于基板上的芯片；芯片封裝器件還包括阻焊層、封裝結構；封裝結構通過第一粘結層與基板位于芯片四周的區域連接；阻焊層位于基板設置有芯片一側的表面，且阻焊層在封裝結構與基板的連接區域設置有鏤空區；第一粘結層采用導電膠；或者，第一粘結層采用介電常數大于或等于7、且損耗因子大于或等于0.02的非導電膠。

技術領域

本申請涉及芯片封裝技術領域，尤其涉及一種芯片封裝器件及電子設備。

背景技術

在芯片封裝結構中，芯片(die)會產生電磁干擾(electromagneticinterference，EMI)，如果不對EMI進行屏蔽，則會帶來各種EMI問題以及產品輻射發射(radiation emission，RE)測試超標問題等。尤其是隨著芯片集成度、速率的逐年提升，芯片對外輻射越來越大，因此提高對芯片的EMI屏蔽效果也成為目前關注的熱點。

發明內容

本申請提供一種芯片封裝器件及電子設備，能夠提高芯片封裝結構對EMI的屏蔽效果。

本申請提供一種芯片封裝器件，包括基板以及設置于所述基板上的芯片；所述芯片封裝器件還包括阻焊層、封裝結構；所述封裝結構通過第一粘結層與所述基板位于所述芯片四周的區域連接；所述阻焊層位于所述基板設置有所述芯片一側的表面，且所述阻焊層在所述封裝結構與所述基板的連接區域設置有鏤空區；所述第一粘結層采用導電膠；或者，所述第一粘結層采用介電常數大于或等于7、且損耗因子大于或等于0.02的非導電膠。

在本申請的芯片封裝器件中，一方面，通過在阻焊層位于封裝結構與基板的連接區域開窗(即設置鏤空區)，去除位于該連接區域的部分或者全部的低DK材料的阻焊劑；另一方面，在封裝結構與基板之間采用非導電膠(DK≥7，DF≥0.02)，從而能夠大幅提升封裝結構與基板之間的耦合平面電容密度，減小封裝結構與基板的連接阻抗，抑制了腔體諧振；或者將封裝結構采用導電膠的方式直接連接到基板形成屏蔽腔體；從而提升了封裝結構與基板之間腔體屏蔽效應，有效的解決了電磁干擾等問題。

在一些可能實現的方式中，所述芯片封裝器件還包括散熱器件；所述封裝結構包括芯片封裝蓋；所述芯片封裝蓋通過所述第一粘結層與所述基板位于所述芯片四周的區域連接，所述第一粘結層為介電常數大于或等于7、且損耗因子大于或等于0.02的非導電膠；所述芯片封裝蓋與所述芯片背離所述基板一側的表面通過第一導熱膠連接；所述散熱器件與所述芯片封裝蓋背離所述芯片一側的表面通過第二導熱膠連接。

在此情況下，通過在阻焊層位于芯片封裝蓋與基板的連接區域開窗(即設置鏤空區)，去除位于該連接區域的部分或者全部的低DK材料的阻焊劑；并在芯片封裝蓋與基板之間采用非導電膠(DK≥7，DF≥0.02)，從而能夠大幅提升芯片封裝蓋與基板之間的耦合平面電容密度，減小芯片封裝蓋與基板的連接阻抗，并抑制腔體諧振；或者將芯片封裝蓋采用導電膠的方式直接連接到基板形成屏蔽腔體；從而提升了芯片封裝蓋與基板之間腔體屏蔽效應，有效的解決了電磁干擾等問題。

在一些可能實現的方式中，所述芯片封裝器件還包括散熱器件；所述封裝結構包括芯片封裝環；所述芯片封裝環通過所述第一粘結層與所述基板位于所述芯片四周的區域連接；所述散熱器件與所述芯片背離所述基板一側的表面通過第三導熱膠連接，且所述散熱器件通過第二粘結層與所述芯片封裝環背離所述基板一側的表面連接；所述第二粘結層采用導電膠；或者，所述第二粘結層采用介電常數大于或等于7、且損耗因子大于或等于0.02的非導電膠。

在此情況下，通過在阻焊層位于芯片封裝環與基板的連接區域開窗(即設置鏤空區)，去除位于該連接區域的部分或者全部的低DK材料的阻焊劑；并在芯片封裝換與基板、散熱器件之間采用非導電膠(DK≥7，DF≥0.02)，從而減小了散熱器件與基板的連接阻抗，提升了散熱器件與基板之間腔體屏蔽效應，有效的解決了電磁干擾等問題。