[發明專利]集成電路器件及其形成方法

在審

• 申請號: 202010559040.5
• 申請日: 2020-06-18
• 公開（公告）號: CN112117273A
• 公開（公告）日: 2020-12-22
• 發明（設計）人: 簡紹倫;江庭瑋;莊惠中;蘇品岱
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L27/092;H01L21/8234;H01L21/8238
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種集成電路器件，包括：

第一電源軌；

第一有源區，在第一方向上延伸；

多個柵極，接觸所述第一有源區并且在垂直于所述第一方向的第二方向上延伸；

第一晶體管，包括所述第一有源區和所述柵極中的第一柵極，所述第一晶體管具有第一閾值電壓(VT)；

第二晶體管，包括所述第一有源區和所述柵極中的第二柵極，所述第二晶體管具有不同于所述第一閾值電壓的第二閾值電壓；以及

打結晶體管，位于所述第一晶體管和所述第二晶體管之間，所述打結晶體管包括所述第一有源區和所述柵極中的第三柵極，其中，所述第三柵極連接至所述第一電源軌。

2.根據權利要求1所述的集成電路器件，其中，所述第三柵極通過第一導電通孔連接至所述第一電源軌。

3.根據權利要求1所述的集成電路器件，其中，所述第一有源區包括鰭。

4.根據權利要求1所述的集成電路器件，其中，所述打結晶體管是P型金屬氧化物半導體(PMOS)晶體管，并且其中，所述第一電源軌是VDD電源軌。

5.根據權利要求1所述的集成電路器件，其中，所述打結晶體管是N型金屬氧化物半導體(NMOS)晶體管，并且其中，所述第一電源軌是VSS電源軌。

6.根據權利要求4所述的集成電路器件，其中，所述第一晶體管和所述第二晶體管是P型金屬氧化物半導體晶體管。

7.根據權利要求5所述的集成電路器件，其中，所述第一晶體管和所述第二晶體管是N型金屬氧化物半導體晶體管。

8.根據權利要求6所述的集成電路器件，其中，所述多個柵極是多晶硅柵極，所述集成電路器件還包括：

VSS電源軌；

第二有源區，在所述第一方向上延伸，其中，多個多晶硅柵極接觸所述第二有源區；

第一N型金屬氧化物半導體晶體管，包括所述第二有源區和第一多晶硅柵極，所述第一N型金屬氧化物半導體晶體管具有所述第一閾值電壓；

第二N型金屬氧化物半導體晶體管，包括所述第二有源區和第二多晶硅柵極，所述第二N型金屬氧化物半導體晶體管具有所述第二閾值電壓；以及

N型金屬氧化物半導體打結晶體管，位于所述第一N型金屬氧化物半導體晶體管和所述第二N型金屬氧化物半導體晶體管之間，所述N型金屬氧化物半導體打結晶體管包括所述第一有源區和第三多晶硅柵極，其中，所述第三多晶硅柵極連接至所述VSS電源軌，并且其中，所述第三多晶硅柵極包括位于所述第一有源區和所述第二有源區之間的切割多晶硅。

9.一種集成電路器件，包括：

第一電源軌；

第二電源軌；

第一鰭，在第一方向上延伸；

第一P型金屬氧化物半導體晶體管，包括所述第一鰭和第一柵極，所述第一P型金屬氧化物半導體晶體管具有第一閾值電壓(VT)，所述第一柵極在垂直于所述第一方向的第二方向上延伸；

第二P型金屬氧化物半導體晶體管，包括所述第一鰭和在所述第二方向上延伸的第二柵極，所述第二P型金屬氧化物半導體晶體管具有不同于所述第一閾值電壓的第二閾值電壓，并且其中，所述第二柵極連接至所述第一電源軌；

第二鰭，在所述第一方向上延伸；

第一N型金屬氧化物半導體晶體管，包括所述第二鰭和所述第一柵極，所述第一N型金屬氧化物半導體晶體管具有所述第一閾值電壓；

第二N型金屬氧化物半導體晶體管，包括所述第二鰭和所述第二柵極，所述第二N型金屬氧化物半導體晶體管具有所述第二閾值電壓，并且其中，所述第二柵極連接至所述第二電源軌。

10.一種形成集成電路器件的方法，包括：

在襯底上形成第一有源區，其中，所述第一有源區包括第一閾值電壓(VT)區域和第二閾值電壓區域；

形成第一柵極，所述第一柵極接觸所述第一有源區的所述第一閾值電壓區域以形成具有第一閾值電壓的第一晶體管；

形成第二柵極，所述第二柵極接觸所述第一有源區的所述第二閾值電壓區域，以形成具有不同于所述第一閾值電壓的第二閾值電壓的第二晶體管；

形成第三柵極，所述第三柵極接觸位于所述第一柵極和所述第二柵極之間的所述第一有源區，以形成位于所述第一晶體管和所述第二晶體管之間的打結晶體管；以及

將所述第三柵極連接至電源軌，以將所述打結晶體管保持在斷開狀態。