[發明專利]前瞻識別潛在不可校正的誤差校正存儲器單元和現場對策

在審

• 申請號: 202010558033.3
• 申請日: 2020-06-18
• 公開（公告）號: CN113821156A
• 公開（公告）日: 2021-12-21
• 發明（設計）人: 李靚;王明
• 申請（專利權）人: 桑迪士克科技有限責任公司
• 主分類號: G06F3/06
• 分類號: G06F3/06;G11C16/04;G11C16/34;H01L27/11556;H01L27/11582
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 邱軍

提供了存儲器設備和操作方法。設備具有塊，塊的每一個包含非易失性儲存元件。非易失性儲存元件中的每一個儲存表示元素數據的閾值電壓。設備還包含一個或多個管理電路，其配置為在擦除操作中擦除塊中的至少一個并在編程操作中編程元素數據。一個或多個管理電路還配置為，將塊中的多個前瞻地識別為潛在壞的塊，并對塊中的被識別為潛在壞的塊的多個塊選擇性地施加壓力，并且基于選擇性地施加壓力之后的判斷，確定潛在壞的塊是否應從擦除和編程操作被止用且被置于增長的壞塊池，還是釋放到用于擦除和編程操作的正常塊池。

技術領域

本申請涉及非易失性存儲器設備和非易失性存儲器設備的操作。

背景技術

本章節提供關于本公開相關聯的技術的背景信息，并且因此不一定是現有技術。

半導體存儲器用于各種電子裝置中。例如，非易失性半導體存儲器用于蜂窩電話、數碼相機、個人數字助理、移動計算裝置、非移動計算裝置和其他裝置中。電可擦除可編程只讀存儲器(EEPROM)和閃速存儲器是最常見的非易失性半導體存儲器。

一些非易失性存儲器采用浮置柵極，該浮置柵極定位在半導體襯底中的溝道區域并與之絕緣。浮置柵極定位在源極區與漏極區之間。控制柵極被提供在浮置柵極之上并與之絕緣。晶體管的閾值電壓由保持在浮置柵極上的電荷量控制。例如，在晶體管被導通以允許其源極與漏極之間的傳導之前，必須施加到控制柵極的最小電壓量由浮置柵極上的電荷水平控制。

一些非易失性存儲器采用電荷捕獲層來儲存信息。一個這樣的示例具有氧化物-氮化物-氧化物(ONO)區，其中氮化物(例如，SiN)充當電荷捕獲層以儲存信息。當這樣的存儲器單元被編程時，電子儲存在電荷捕獲層中。

非易失性存儲器可以具有2D架構或3D架構。已經采用的超高密度儲存裝置使用具有存儲器單元的串的3D堆疊存儲器結構。一個這樣的儲存裝置有時稱為位成本可規模化(BiCS)架構。例如，3D NAND堆疊存儲器裝置可以由交替的導體和絕緣體層的陣列形成。導體層可以充當字線的功能。在層中鉆出存儲器孔以同時限定許多存儲器層。然后通過用適當材料填充存儲器孔來形成NAND串。直的NAND串在一個存儲器孔中延伸，而管狀或U形的NAND串(P-BiCS)包含一對垂直列的存儲器單元，其延伸到兩個存儲器孔中，并且由管連接結合。管連接可以由未摻雜多晶硅制成。回柵極(back gate)可以圍繞管連接以控制管連接的傳導。存儲器單元的控制柵極由導體層提供。

在編程諸如NAND閃速存儲器裝置的某些非易失性存儲器裝置之前，存儲器單元通常被擦除。對于一些裝置，擦除操作將電子從浮置柵極移除。對于其他裝置，擦除操作將電子從電荷捕獲層移除。

在制造之后，短路可能存在于存儲器孔與字線或導體層之間，或者存在于字線與局部互連之間，所述局部互連與存儲器孔平行地延伸。這樣的缺陷可能導致NAND功能障礙——諸如擦除、編程以及讀取存儲器單元，并且可能導致數據丟失。

發明內容

本章節提供本公開的總體概括，而不是其完整范圍或其全部特征和優點的綜合性公開。

本公開的目標是提供存儲器設備和操作存儲器設備的方法，其解決和克服上述缺點。

相應地，本公開的一方面是提供具有多個塊的設備，所述多個塊的每一個包含一組非易失性儲存元件。該組非易失性儲存元件中的每一個儲存表示元素數據的閾值電壓。設備還包含與多個塊通信的一個或多個管理電路。一個或多個管理電路配置為，在擦除操作中擦除多個塊中的至少一個，以及在編程操作中編程元素數據。一個或多個管理電路還配置為前瞻地將多個塊中的多個識別為潛在壞的塊，并且向多個塊中的識別為潛在壞的塊的多個選擇性地施加壓力，并且基于選擇性地施加壓力之后的判斷，確定潛在壞的塊是否應從擦除和編程操作被止用并被置于增長的壞塊池中，還是釋放到用于擦除和編程操作的正常塊池。