[發明專利]一種SOC電源上下電時序控制方法

有效

• 申請號: 202010557080.6
• 申請日: 2020-06-18
• 公開（公告）號: CN111464165B
• 公開（公告）日: 2021-03-26
• 發明（設計）人: 姚宏偉;李力游;小約翰·羅伯特·羅蘭
• 申請（專利權）人: 南京藍洋智能科技有限公司
• 主分類號: H03K17/687
• 分類號: H03K17/687
• 代理公司: 南京鑫智達知識產權代理事務所(普通合伙) 32440
• 代理人: 侯銘言

本發明公開了一種SOC電源上下電時序控制方法，所述方法對應的系統架構包括SOC電源，還包括電池模塊、按鍵開關機電路、n個電源轉換器DCDC1至DCDCn以及n?1個時序控制電路；所述電池模塊分別與復數個電源轉換器相連接，按鍵開關機電路經過電源轉換器DCDC1與SOC電源相連接，n?1個時序控制電路分別經過DCDC2至DCDCn與SOC電源相連接。本發明實現對SOC的多個電源的上電時序的控制，無需增加單片機或者CPLD做時序控制，節省了人力和成本。方法完全是硬件控制，無需軟件的介入。大大提高了調試的效率，縮短了調試周期，節省了單片機和CPLD的物料成本。

技術領域

本發明公開了一種SOC電源上下電時序控制方法，涉及電源使能技術領域。

背景技術

隨著SOC越來越復雜，包含的IP越來越多，單個SOC上實現了CPU、射頻模塊、相機模塊、DDR控制模塊、外設等等功能。多種功能，多種IP也帶來了多檔電源的需求。同時為了滿足低功耗的挑戰，SOC通常被分為多個電源域，不同的電源域可以獨立的上下電。

為了滿足SOC對電源的需要，SOC內部一般會集成一個專門的電源管理單元(PowerMagagement Unit,PMU)。典型的SOC芯片供電系統和內部電源管理單元如圖5所示。

現有技術中，需要多路電源供電的SOC對各個電源的上電有先后順序的需求。然而，給系統供電的DCDC、LDO并不是都有Power Good的功能，Power Good信號簡稱P.G.或P.OK信號。當開關電源啟動之知后，如果交流輸入電壓在額定范圍之內，且各路直流輸出電壓達到允許的最低檢測值(道+5V輸出為4.75V以上)，那么經過100ms～500ms的延時，P.G.電路就會發出“電源正?！钡男盘?P.OK為高電平)。當電源交流輸入電內壓降至安全工作范圍以下或+5V電壓低于4.75V時，電源會送出“電源故障”信號(P.OK為低電平)。

即使存在Power Good的功能，任然有Power Good的輸出時間不可控的問題存在。即使電源的各路直流輸出都正常，如果沒有P.G.信號或P.G.信號時序不對，都會造成電腦不能開機。上述缺陷，給硬件工程師在設計電源帶來很多苦惱。

發明內容

本發明所要解決的技術問題是：針對現有技術的缺陷，提供一種SOC電源上下電時序控制方法，實現對SOC的多個電源的上電時序的控制。

本發明為解決上述技術問題采用以下技術方案：

一種SOC電源上下電時序控制方法，所述方法對應的系統架構SOC電源，還包括電池模塊、按鍵開關機電路、n個電源轉換器DCDC1至DCDCn以及n-1個時序控制電路；所述電池模塊分別與復數個電源轉換器相連接，按鍵開關機電路經過電源轉換器DCDC1與SOC電源相連接，n-1個時序控制電路分別經過DCDC2至DCDCn與SOC電源相連接。

系統開機時，按鍵開關機電路產生一個高電平信號，所述高電平信號通過DCDC1輸出電壓信號Vout1；所述電壓信號Vout1通過時序控制電路輸出高電平，并使得DCDC2輸出電壓信號Vout2。依次進行上述過程，直至電壓信號Voutn-1通過時序控制電路輸出高電平，并使得DCDCn輸出Voutn,上電過程結束。

系統關機時，按鍵開關機電路產生一個低電平信號，所述低電平信號使得電壓信號Vout1輸出為0；電壓信號Vout1觸發時序控制電路輸出低電平，并使得DCDC2輸出為0。依次進行上述過程，直至電壓信號Voutn-1為0，觸發時序控制電路輸出低電平，并使得DCDCn關閉Voutn,下電過程結束。

作為本發明的進一步優選方案，所述按鍵開關機電路包括按鍵SW1、反向施密特觸發器UT1、D類觸發器UT2、正向施密特觸發器UT3，肖特基二極管DT2、第二電容CT3、第三電容CT4、第六電阻RT1以及第七電阻RT2；所述D類觸發器UT2的Q引腳接到電源轉換器DCDC1的EN引腳，短按按鍵SW1時開啟電源，長按按鍵SW1時關閉電源。