[發明專利]具有加強結構的半導體封裝件

在審

• 申請號: 202010550378.4
• 申請日: 2020-06-16
• 公開（公告）號: CN112820702A
• 公開（公告）日: 2021-05-18
• 發明（設計）人: 崔銀景;李秀昶;崔允碩
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/48;H01L23/498;H01L23/16;H01L25/07
• 代理公司: 北京市立方律師事務所 11330
• 代理人: 李娜

公開了一種具有加強結構的半導體封裝件。所述半導體封裝件包括基板、位于所述基板上的內插件以及均位于所述內插件上的第一邏輯芯片、第二邏輯芯片、存儲器堆疊和加強芯片。所述第一邏輯芯片和所述第二邏輯芯片彼此相鄰。每個存儲器堆疊與所述第一邏輯芯片和所述第二邏輯芯片中的相應的邏輯芯片相鄰。每個存儲器堆疊包括多個堆疊的存儲器芯片。每個加強芯片設置在相應的存儲器堆疊之間，以與所述第一邏輯芯片與所述第二邏輯芯片之間的邊界區域對齊且交疊。

相關申請的交叉引用

本申請要求于2019年11月15日在韓國知識產權局提交的韓國專利申請No.10-2019-0146833的優先權，通過引用將該申請的全部內容并入本文。

技術領域

本公開的一些示例性實施例涉及包括安裝在基板的內插件(interposer)上的邏輯芯片、存儲器芯片和加強結構(stiffening structure)的半導體封裝件。

背景技術

對于下一代高性能通信設備，正在研究包括邏輯器件和高帶寬存儲器(HBM)器件的半導體封裝件。這種半導體封裝件可以包括安裝在基板上的內插件，以及安裝在內插件上的邏輯芯片和多個存儲器堆疊。特別地，被設計成適于移動通信的半導體封裝件被制造得很薄，因此對于外部物理應力(例如，翹曲)的抵抗可能非常弱。此外，在芯片的邊界區域(或邊界線)的延伸方向上很容易發生芯片的翹曲。在這種情況下，所得的半導體封裝件可能被物理地損壞或電損壞。

發明內容

本公開的一些示例實施例提供了具有能夠避免或限制翹曲的加強結構的封裝件。

本公開的一些示例實施例還提供了能夠保護組成元件免受物理沖擊的加強結構。

將在說明書中具體描述本公開的一些示例實施例要解決的各種問題。

根據本公開實施例的半導體封裝件可以包括：基板；位于所述基板上的內插件；位于所述內插件上的第一邏輯芯片和第二邏輯芯片，所述第一邏輯芯片和所述第二邏輯芯片并排且彼此相鄰；位于所述內插件上的存儲器堆疊，每個所述存儲器堆疊包括多個堆疊的存儲器芯片并且與所述第一邏輯芯片和所述第二邏輯芯片中的相應的邏輯芯片相鄰；以及位于所述內插件上的加強芯片，所述加強芯片位于所述存儲器堆疊中的相應的存儲器堆疊之間，并且與所述第一邏輯芯片與所述第二邏輯芯片之間的邊界區域對齊且交疊。

根據本公開的一些示例實施例的半導體封裝件可以包括：基板；位于所述基板上的內插件；彼此相鄰地位于所述內插件上的第一邏輯芯片和第二邏輯芯片；第一存儲器堆疊和第二存儲器堆疊，所述第一存儲器堆疊位于所述第一邏輯芯片的相對的側表面處，所述第二存儲器堆疊位于所述第二邏輯芯片的相對的側表面處；以及位于所述第一存儲器堆疊與所述第二存儲器堆疊之間的加強芯片。所述第一邏輯芯片和所述第二邏輯芯片可以通過所述內插件內部的布線電連接。所述第一邏輯芯片與所述第二邏輯芯片之間的最小距離可以小于所述第一存儲器堆疊與所述第二存儲器堆疊之間的最小距離。所述加強芯片可以相鄰于所述第一邏輯芯片與所述第二邏輯芯片之間的邊界區域，并且與所述邊界區域的延長線對齊。所述加強芯片的寬度可以大于所述邊界區域的寬度。

根據本公開的一些示例實施例的半導體封裝件可以包括：基板；位于所述基板上的內插件；位于所述內插件上的多個邏輯芯片，所述多個邏輯芯片在100mm內彼此相鄰，并且通過所述內插件電連接；位于所述內插件上的多個存儲器堆疊，每個所述存儲器堆疊包括多個堆疊的存儲器芯片和垂直地延伸穿過所述存儲器芯片的貫穿通路；位于所述內插件上的多個加強芯片，所述加強芯片的長邊平行于所述存儲器堆疊的短邊，所述加強芯片的短邊的長度對應于所述存儲器堆疊的長邊的長度的1/2或更小，并且每個所述加強芯片的寬度大于所述多個邏輯芯片中的相應的邏輯芯片之間的邊界區域的寬度，使得所述多個加強芯片與所述相應的邏輯芯片的一部分水平交疊，以及模制化合物，所述模制化合物圍繞所述內插件的側表面、所述邏輯芯片的側表面、所述存儲器堆疊的側表面和所述加強芯片的側表面。

根據本公開的示例實施例的各種效果將在說明書中進行描述。