[發(fā)明專利]具有加強結(jié)構(gòu)的半導體封裝件

在審

• 申請?zhí)枺?/td>: 202010550378.4
• 申請日: 2020-06-16
• 公開（公告）號: CN112820702A
• 公開（公告）日: 2021-05-18
• 發(fā)明（設(shè)計）人: 崔銀景;李秀昶;崔允碩
• 申請（專利權(quán)）人: 三星電子株式會社
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/48;H01L23/498;H01L23/16;H01L25/07
• 代理公司: 北京市立方律師事務(wù)所 11330
• 代理人: 李娜

1.一種半導體封裝件，包括：

基板；

位于所述基板上的內(nèi)插件；

位于所述內(nèi)插件上的第一邏輯芯片和第二邏輯芯片，所述第一邏輯芯片和所述第二邏輯芯片并排且彼此相鄰；

位于所述內(nèi)插件上的存儲器堆疊，每個所述存儲器堆疊包括多個堆疊的存儲器芯片并且與所述第一邏輯芯片和所述第二邏輯芯片中的相應(yīng)的邏輯芯片相鄰；以及

位于所述內(nèi)插件上的加強芯片，所述加強芯片位于所述存儲器堆疊中的相應(yīng)的存儲器堆疊之間，并且與所述第一邏輯芯片與所述第二邏輯芯片之間的邊界區(qū)域?qū)R且交疊。

2.根據(jù)權(quán)利要求1所述的半導體封裝件，其中，每個所述加強芯片具有比所述邊界區(qū)域的寬度大的寬度，使得該加強芯片在行方向上與所述第一邏輯芯片的一部分和所述第二邏輯芯片的一部分交疊。

3.根據(jù)權(quán)利要求1所述的半導體封裝件，其中，當在俯視圖中觀察時，所述加強芯片的短邊的長度對應(yīng)于所述存儲器堆疊的長邊的長度的1/2或更小。

4.根據(jù)權(quán)利要求1所述的半導體封裝件，其中，當在俯視圖中觀察時，所述加強芯片的長邊的長度小于所述存儲器堆疊的短邊的長度。

5.根據(jù)權(quán)利要求1所述的半導體封裝件，其中，所述第一邏輯芯片與所述第二邏輯芯片之間的最小距離小于所述第一邏輯芯片和所述第二邏輯芯片與所述存儲器堆疊之間的最小距離。

6.根據(jù)權(quán)利要求1所述的半導體封裝件，其中，所述第一邏輯芯片和所述第二邏輯芯片與所述加強芯片之間的最小距離大于所述第一邏輯芯片和所述第二邏輯芯片與所述存儲器堆疊之間的最小距離。

7.根據(jù)權(quán)利要求1所述的半導體封裝件，其中，所述加強芯片與所述存儲器堆疊之間的最小距離小于所述存儲器堆疊之間的最小距離。

8.根據(jù)權(quán)利要求1所述的半導體封裝件，還包括：

芯片凸塊，所述芯片凸塊位于所述內(nèi)插件與所述加強芯片之間，并且物理地連接和固定所述內(nèi)插件和所述加強芯片；以及

芯片底部填充物，所述芯片底部填充物圍繞所述芯片凸塊。

9.根據(jù)權(quán)利要求1所述的半導體封裝件，還包括：

粘合劑層，所述粘合劑層位于所述內(nèi)插件與所述加強芯片之間，并且物理地接合并固定所述內(nèi)插件和所述加強芯片。

10.根據(jù)權(quán)利要求1所述的半導體封裝件，還包括：

芯片凸塊，所述芯片凸塊位于所述內(nèi)插件與所述第一邏輯芯片和所述第二邏輯芯片之間以及位于所述內(nèi)插件與所述存儲器堆疊之間；

芯片底部填充物，所述芯片底部填充物圍繞所述芯片凸塊；

內(nèi)插件凸塊，所述內(nèi)插件凸塊位于所述基板與所述內(nèi)插件之間；

內(nèi)插件底部填充物，所述內(nèi)插件底部填充物圍繞所述內(nèi)插件凸塊；以及

基板凸塊，所述基板凸塊位于所述基板的下表面上，

其中，所述芯片凸塊小于所述內(nèi)插件凸塊，并且

其中，所述基板凸塊大于所述內(nèi)插件凸塊。

11.根據(jù)權(quán)利要求1所述的半導體封裝件，其中，

每個所述存儲器堆疊包括垂直延伸穿過所述多個堆疊的存儲器芯片的貫穿通路；并且

所述貫穿通路通過位于所述內(nèi)插件與所述存儲器堆疊之間的芯片凸塊電連接到所述內(nèi)插件。

12.根據(jù)權(quán)利要求11所述的半導體封裝件，其中，

所述內(nèi)插件包括內(nèi)插件布線和內(nèi)插件通路；并且

所述第一邏輯芯片和所述第二邏輯芯片通過所述內(nèi)插件布線和所述內(nèi)插件通路電連接。