[發明專利]一種基于多處理器的CPCI并行處理系統及方法

在審

• 申請號: 202010549737.4
• 申請日: 2020-06-16
• 公開（公告）號: CN111708636A
• 公開（公告）日: 2020-09-25
• 發明（設計）人: 劉鋒;趙瑞丹;閆盼;杭欣靜
• 申請（專利權）人: 西安微電子技術研究所
• 主分類號: G06F9/50
• 分類號: G06F9/50;G06F15/163
• 代理公司: 西安通大專利代理有限責任公司 61200
• 代理人: 姚詠華

本發明屬于計算機技術領域，具體公告開了一種基于多處理器的CPCI并行處理系統及方法，處理系統包括主CPU板和多塊并行計算板，每塊并行計算板包括從CPU芯片和國產的FPGA芯片；從CPU芯片與主CPU板通過CPCI總線進行數據交互；主CPU板和從CPU芯片采用龍芯CPU，從CPU芯片與FPGA芯片通過DDR總線進行數據交互。主CPU板將任務分解到不同的并行計算板進行處理，從CPU芯片進行任務分配及數據處理，FPGA芯片進行函數計算，從而提高計算速度。該并行處理系統的計算性能相對于國產單處理器提高五倍以上，達到進口多核處理器的計算水平，同時還滿足了核心元器件自主可控的要求，可應用到具有國產化和自主可控要求的計算系統。

技術領域

本發明涉及計算機技術領域，特別涉及一種基于多處理器的CPCI并行處理系統及方法。

背景技術

現有的高密度、大數據量計算都采用串行計算的方法，主要是通過提高計算機的CPU硬件性能指標來縮短諸元計算時間。主要采用Intel的高性能CPU作為計算的核心。芯片貨源受國外控制，并且存在信息安全和自主可控問題。國產CPU的主頻低，單處理器性能差距很大，運算時間較長，無法滿足實際需求。

發明內容

本發明的目的在于提供一種基于多處理器的CPCI并行處理系統及方法，可大幅提高數據處理速度。

本發明是通過以下技術方案來實現：

一種基于多處理器的CPCI并行處理系統，包括主CPU板和多塊并行計算板，每塊并行計算板包括從CPU芯片和FPGA芯片；

從CPU芯片與主CPU板通過CPCI總線進行數據交互；

主CPU板和從CPU芯片均采用龍芯CPU。

進一步，從CPU芯片與FPGA芯片通過DDR總線進行數據交互。

進一步，從CPU芯片作為DDR總線的主控器。

進一步，主CPU板采用國產龍芯2J處理器。

進一步，從CPU芯片采用龍芯2F處理器。

進一步，FPGA芯片采用V6系列芯片。

進一步，FPGA芯片的型號為XC6VSX315T-1FFG1156I。

本發明還公開了一種基于多處理器的CPCI并行處理方法，包括以下步驟：

(1)主CPU板將運算任務分配給并行計算板分別進行計算；

(2)并行計算板的從CPU芯片處理主CPU板分發下來的任務后，同時將計算任務中的數值積分運算交給FPGA芯片處理；

(3)FPGA芯片處理數值積分運算后，將結果返回給從CPU芯片，從CPU芯片將結果再返還給主CPU板。

與現有技術相比，本發明具有以下有益的技術效果：

本發明公開了一種基于多處理器的CPCI并行處理系統及方法，采用主CPU板(龍芯)+多塊并行計算板(龍芯CPU+國產FPGA芯片)的并行數據處理架構，主CPU板將任務分解到不同的并行計算板進行處理，每塊并行計算板的龍芯CPU進行任務分配及數據處理，FPGA芯片進行函數計算，從而提高計算速度。該系統是基于龍芯的并行CPCI處理平臺，以并行計算板為基本單元，各單元通過CPCI總線直接地址映射進行數據交換，根據任務量將多個計算單元組建成分布式計算系統。該并行處理系統的計算性能相對于國產單處理器提高五倍以上，達到進口多核處理器的計算水平，同時還滿足了核心元器件自主可控的要求，可應用到具有國產化和自主可控要求的計算系統。