[發明專利]一種高功率、低漏電的Sense-Switch型pFLASH單元結構

在審

• 申請號: 202010548495.7
• 申請日: 2020-06-16
• 公開（公告）號: CN111668223A
• 公開（公告）日: 2020-09-15
• 發明（設計）人: 宋思德;劉國柱;張海良;施輝;吳建偉;洪根深;賀琪
• 申請（專利權）人: 中國電子科技集團公司第五十八研究所
• 主分類號: H01L27/11519
• 分類號: H01L27/11519;G11C16/04
• 代理公司: 無錫派爾特知識產權代理事務所(普通合伙) 32340
• 代理人: 楊立秋

本發明公開一種高功率、低漏電的Sense?Switch型pFLASH單元結構，屬于Flash型開關單元技術領域。在襯底上設置有深N阱；編程/擦除管T1的有源區和信號傳輸管T2的有源區制作在深N阱內；深N阱上依次設有隧道氧化層、浮柵多晶層、IPD多晶間介質層和控制柵多晶層；控制柵多晶層的外側設有側墻；深N阱上設有ILD介質層，ILD介質層上設有金屬層；隧道氧化層外圍設有SAB介質層，內填充有金屬硅化物，在金屬硅化物上方設有貫穿ILD介質層的通孔連接結構，金屬層通過通孔連接結構和金屬硅化物與編程/擦除MOS管T1和信號傳輸管T2歐姆接觸。本發明能夠降低Flash型FPGA中Flash基本單元的靜態漏電水平，并且提高其電流傳輸能力，為低漏電、高輸出功率的Flash型FPGA的研制提供一種新的思路。

技術領域

本發明涉及Flash型開關單元技術領域，特別涉及一種高功率、低漏電的Sense-Switch型pFLASH單元結構。

背景技術

Flash型開關單元是實現可重構的Flash型可編程邏輯器件的內核基本組成單元，其性能介于SRAM和反熔絲之間。Flash型FPGA技術是繼反熔絲FPGA工藝技術的下一代主流技術，憑借其非易失性、可重構性、低功耗、高密度等特點，在計算機、通信、汽車、衛星以及航空航天等領域有著廣泛的應用前景。

靜態漏電是影響高密度Flash型FPGA可靠性的一個重要因素，同時，進一步提高Flash型FPGA的輸出功率對其在航空航天等領域的應用優勢更加明顯。

發明內容

本發明的目的在于提供一種高功率、低漏電的Sense-Switch型pFLASH單元結構，以解決現有的pFLASH單元結構易發生靜態漏電、輸出功率低的問題。

為解決上述技術問題，本發明提供一種高功率、低漏電的Sense-Switch型pFLASH單元結構，包括：

襯底，所述襯底上設置有深N阱；

編程/擦除管T1的有源區和信號傳輸管T2的有源區，制作在所述深N阱內；

所述深N阱上依次設有隧道氧化層、浮柵多晶層、IPD多晶間介質層和控制柵多晶層；所述控制柵多晶層的外側設有側墻；

所述深N阱上設有ILD介質層，所述的ILD介質層上設有金屬層；所述ILD介質層覆蓋在控制柵多晶層、側墻以及深N阱上；

所述隧道氧化層外圍設有SAB介質層，所述SAB介質層內填充有金屬硅化物，在所述金屬硅化物上方設有貫穿所述ILD介質層的通孔連接結構，所述金屬層通過所述通孔連接結構和所述金屬硅化物與所述編程/擦除MOS管T1和所述信號傳輸管T2歐姆接觸。

可選的，所述信號傳輸管T2包括有源區、位于所述有源區內的P+漏區和P-源區；其中，所述信號傳輸管T2中的P+漏區和P-源區分布于所述控制柵多晶層的兩側，并且所述信號傳輸管T2中的P-源區內有N+注入；

所述編程/擦除管T1的有源區內設置有P+源區和P+漏區，分別位于所述控制柵多晶層的兩側。

可選的，所述金屬層包括與所述信號傳輸管T2中P+漏區歐姆接觸的漏極金屬、與所述信號傳輸管T2中P-源區歐姆接觸的源極金屬，以及與所述編程/擦除管T1的P+源區和P+漏區歐姆接觸的金屬。

可選的，所述SAB介質層內還設有連接所述信號傳輸管T2中P+漏區的漏區金屬硅化物和連接所述信號傳輸管T2中N+注入的源區金屬硅化物。

可選的，所述通孔連接結構包括漏區連接通孔結構和源區連接通孔結構，均貫穿所述ILD介質層；

所述漏極金屬通過所述漏區連接通孔結構、所述漏區金屬硅化物與所述信號傳輸管T2中P+漏區歐姆接觸；