[發(fā)明專利]涉及存儲器側(cè)(NAND側(cè))寫入訓(xùn)練的系統(tǒng)及方法

在審

• 申請?zhí)枺?/td>: 202010544761.9
• 申請日: 2020-06-15
• 公開（公告）號: CN112116941A
• 公開（公告）日: 2020-12-22
• 發(fā)明（設(shè)計）人: A·M·馬卡羅內(nèi);L·皮洛利;A·費(fèi)茲扎林葛蘭姆;C·Y·陳
• 申請（專利權(quán)）人: 美光科技公司
• 主分類號: G11C16/10
• 分類號: G11C16/10;G11C16/04;G11C16/32
• 代理公司: 北京律盟知識產(chǎn)權(quán)代理有限責(zé)任公司 11287
• 代理人: 王龍

本申請案涉及有關(guān)存儲器側(cè)(NAND側(cè))寫入訓(xùn)練的系統(tǒng)及方法。本發(fā)明揭示涉及存儲器側(cè)寫入訓(xùn)練以改進(jìn)數(shù)據(jù)有效窗口的系統(tǒng)及方法。在一個實(shí)施方案中，用于執(zhí)行存儲器側(cè)寫入訓(xùn)練的方法可包括：延遲第一數(shù)據(jù)信號的上升沿或下降沿；延遲第二數(shù)據(jù)信號的上升沿或下降沿；及使兩個經(jīng)調(diào)整信號對準(zhǔn)以減小所述數(shù)據(jù)信號非有效的時間窗口且借此改進(jìn)或優(yōu)化存儲器陣列的所述數(shù)據(jù)有效窗口DVW。根據(jù)本文中的實(shí)施方案，可經(jīng)由存在于位于系統(tǒng)的所述存儲器側(cè)上的數(shù)據(jù)路徑中的專用修整單元或電路系統(tǒng)而調(diào)整或延遲數(shù)據(jù)信號及時鐘信號的各種邊沿。

技術(shù)領(lǐng)域

本發(fā)明一般來說涉及經(jīng)改進(jìn)半導(dǎo)體存儲器操作，且更特定來說涉及有關(guān)經(jīng)改進(jìn)存儲器側(cè)寫入訓(xùn)練以優(yōu)化存儲器陣列中的數(shù)據(jù)有效窗口的系統(tǒng)及方法。

背景技術(shù)

半導(dǎo)體存儲器(例如NAND)在速度及相關(guān)聯(lián)需要方面的增長已導(dǎo)致引入各種解決方案來改進(jìn)讀取及寫入操作兩者的數(shù)據(jù)有效窗口。DDR3及DDR4中的寫入操作的最重要特征中的一者是寫入訓(xùn)練。圖1是描繪如本技術(shù)領(lǐng)域中已知的涉及寫入訓(xùn)練的說明性存儲器系統(tǒng)的元件的高級框圖100。圖1展示存儲器系統(tǒng)130，存儲器系統(tǒng)130包含存儲器陣列110、與存儲器系統(tǒng)130相關(guān)聯(lián)的控制側(cè)電路系統(tǒng)140及耦合到存儲器陣列110以提供控制信號(例如寫入訓(xùn)練)的控制器120。寫入訓(xùn)練在多裸片封裝中用于優(yōu)化數(shù)據(jù)有效窗口。其可在存儲器控制(控制器)側(cè)及存儲器側(cè)兩者上執(zhí)行，且基本上用于調(diào)整數(shù)據(jù)及時鐘延遲以優(yōu)化寫入性能。在控制(控制器)側(cè)上，寫入訓(xùn)練進(jìn)行操作以總體上調(diào)整數(shù)據(jù)及時鐘延遲以便找出將對封裝內(nèi)部的所有裸片有益的配置。圖2是描繪如本技術(shù)領(lǐng)域中已知的NAND存儲器中的控制器側(cè)寫入訓(xùn)練功能性的各方面的框圖200。圖2關(guān)于示范性數(shù)據(jù)信號DQi、DQj及DQS展示理想控制器輸出210、偏斜控制器輸出220、未經(jīng)校準(zhǔn)NAND輸入230(例如，經(jīng)受通道效應(yīng))，以及校準(zhǔn)后經(jīng)調(diào)整NAND輸入240。如圖2中所展示，寫入訓(xùn)練可例如通過將數(shù)據(jù)(DQ)及/或數(shù)據(jù)選通(DQS)邊沿移動成更恰當(dāng)?shù)膶?zhǔn)而執(zhí)行保證正確設(shè)置與保持所需的校準(zhǔn)，如240中所展示。

在存儲器側(cè)上，寫入訓(xùn)練起到類似于按裸片進(jìn)行的修整的作用，其經(jīng)執(zhí)行以調(diào)整封裝內(nèi)部的每一裸片的數(shù)據(jù)及時鐘延遲。圖3是圖解說明可經(jīng)執(zhí)行以延遲DQ或DQS/DQSN以便改進(jìn)每一裸片、每一DQ的輸出的數(shù)據(jù)有效窗口(DVW)的已知NAND側(cè)寫入訓(xùn)練電路系統(tǒng)布置的框圖300。圖3的布置包括用于每一數(shù)據(jù)信號且耦合到多路復(fù)用器MUX 330的D輸入的第一系列組件310，及具有耦合到MUX 330的時鐘輸入的輸出的用于時鐘信號的第二系列組件320。所述系列組件310、320可包含運(yùn)算放大器312、322，用于調(diào)整數(shù)據(jù)占空比的占空比修整單元314、324，反相器316A到316B、326A到326B，及延遲修整單元318、328。下文從圖4A開始圖解說明且更詳細(xì)地描述經(jīng)由這兩個分支(即，在節(jié)點(diǎn)A 340及節(jié)點(diǎn)B 342上)產(chǎn)生的示范性信號的時序圖。在圖3中圖解說明的方法經(jīng)設(shè)計以移動DQS/DQSN及DQ的上升沿及下降沿以便優(yōu)化有效數(shù)據(jù)窗口，例如試圖使設(shè)置與保持相等。寫入訓(xùn)練控制信號319、329作為輸入提供到延遲修整單元318、328，延遲修整單元318、328用于相對于時鐘調(diào)整數(shù)據(jù)“0”及“1”設(shè)置與保持。在操作中，將上升沿及下降沿一起移動相同程度/量。

在寫入訓(xùn)練期間，僅執(zhí)行經(jīng)由延遲修整單元318、328對延遲的調(diào)整，因為占空比修整未耦合到任何寫入訓(xùn)練控制。替代地，占空比修整單元通常用于校正由于單端輸入緩沖器固有失真或PVT(過程電壓溫度)可變性導(dǎo)致的數(shù)據(jù)失真。然而，此方法具有缺點(diǎn)。首先，寫入訓(xùn)練無法訪問占空比修整。其次，延遲修整單元對上升沿及下降沿同時工作，這本身可為必須再次恢復(fù)或校正的失真源。最后，即使占空比修整單元可用于寫入訓(xùn)練，當(dāng)占空比修整單元修改上升沿及下降沿延遲時，仍存在此布置將進(jìn)入無限循環(huán)的風(fēng)險。出于此原因，僅延遲單元用于寫入訓(xùn)練。