[發明專利]涉及存儲器側(NAND側)寫入訓練的系統及方法

在審

• 申請號: 202010544761.9
• 申請日: 2020-06-15
• 公開（公告）號: CN112116941A
• 公開（公告）日: 2020-12-22
• 發明（設計）人: A·M·馬卡羅內;L·皮洛利;A·費茲扎林葛蘭姆;C·Y·陳
• 申請（專利權）人: 美光科技公司
• 主分類號: G11C16/10
• 分類號: G11C16/10;G11C16/04;G11C16/32
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王龍

1.一種存儲器操作方法，所述方法包括：

將寫入訓練指令提供到與將數據寫入到存儲器陣列相關聯的數據1信號及數據0信號；

單獨地延遲所述數據1信號的上升沿或下降沿以調整與所述數據1信號的分布相關聯的第一非有效窗口的位置；

單獨地延遲所述數據0信號的上升沿或下降沿以調整與所述數據0信號的分布相關聯的第二非有效窗口的位置；

使關聯于所述數據1信號的所述第一非有效窗口與關聯于所述數據0信號的所述第二非有效窗口對準，使得經調整數據1信號與經調整數據0信號重疊；

其中經由與所述存儲器陣列整體制作的電路系統而提供所述寫入訓練指令。

2.根據權利要求1所述的方法，其中對應于使數據1與數據0的所述分布對準以重疊的量來減少數據1及數據0對于執行存儲器寫入操作非有效的時間周期。

3.根據權利要求1所述的方法，其中所述第一非有效窗口與所述第二非有效窗口的所述對準減少了所述數據1信號及所述數據0信號非有效的時間周期；且

其中用以執行存儲器操作的數據有效窗口被增加了對應于所述時間周期的量。

4.根據權利要求1所述的方法，其進一步包括：

在不使用由數據路徑中的占空比修整單元引入的延遲的情況下通過僅調整所述數據1信號、所述數據0信號及時鐘信號的邊沿而校正占空比，其中從在輸入處提供到存儲器的寫入控制信號消除了由于使用所述占空比修整單元引起的占空比失真。

5.根據權利要求1所述的方法，其中經由數據1電路路徑中的第一上升沿修整電路系統而執行延遲所述數據1信號的所述上升沿，且經由所述數據1電路路徑中的第一下降沿電路系統而執行延遲所述數據1信號的所述下降沿，其中所述數據1電路路徑是與所述存儲器陣列整體制作的。

6.根據權利要求1所述的方法，其中經由數據0電路路徑中的第一上升沿修整電路系統而執行延遲所述數據0信號的所述上升沿，且經由所述數據0電路路徑中的第一下降沿電路系統而執行延遲所述數據0信號的所述下降沿，其中所述數據0電路路徑是與所述存儲器陣列整體制作的。

7.根據權利要求1所述的方法，其中結合所述寫入訓練，使數據1的所述分布的前沿與數據0的所述分布的前沿對準，且使數據1的所述分布的后沿與數據0的所述分布的后沿對準，使得數據1的所述分布與數據0的所述分布重疊，以借此改進所述數據有效窗口。

8.根據權利要求7所述的方法，其中通過以下中的一者或兩者使數據1與數據0的所述分布對準且重疊：單獨地控制所述數據1信號的所述前沿及所述后沿中的至少一者的延遲，及單獨地控制所述數據0信號的所述前沿及所述后沿中的至少一者的延遲。

9.根據權利要求7所述的方法，其中結合所述寫入訓練，使時鐘信號的上升沿或前沿與數據1及數據0的所述分布的一或多個邊沿對準，以借此優化所述數據有效窗口。

10.根據權利要求8所述的方法，其進一步包括以下中的一者或兩者：

通過單獨地控制所述數據1信號及所述數據0信號中的一者或兩者的所述上升沿的延遲而使所述數據1信號及所述數據0信號的所述分布的至少一個上升沿與所述數據0信號及所述數據1信號的相應分布的至少一個下降沿對準；及

通過單獨地控制所述時鐘信號的上升沿的延遲而使所述時鐘信號的所述上升沿與所述數據1信號及所述數據0信號中的一者或兩者的一或多個邊沿對準。

11.根據權利要求1所述的方法，其中所述存儲器陣列包括NAND存儲器。