[發明專利]薄膜覆晶封裝結構

在審

• 申請號: 202010543072.6
• 申請日: 2020-06-15
• 公開（公告）號: CN113540010A
• 公開（公告）日: 2021-10-22
• 發明（設計）人: 陳必昌;江詠芳;葉修安
• 申請（專利權）人: 南茂科技股份有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L23/31;H05K1/18
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 朱穎;臧建明

本發明提供一種薄膜覆晶封裝結構，包括可撓性線路載板及芯片。可撓性線路載板包括可撓性基板、至少一虛引腳及多個引腳。芯片包括多個凸塊及多個虛凸塊。凸塊分別連接引腳的內引腳部，而虛凸塊連接虛引腳。虛凸塊沿著平行芯片的長邊的第一方向上排列成多列。相鄰兩列的虛凸塊呈交錯排列。相鄰兩列的虛凸塊在沿著第一方向延伸的第一直線上的正投影互不重疊。本發明的薄膜覆晶封裝結構，可有效地減少虛凸塊的數量，在不增加材料成本的情況下達到防止可撓性基板于對應芯片的中央區處發生凹陷的功效。

技術領域

本發明涉及一種芯片封裝結構，尤其涉及一種薄膜覆晶封裝結構。

背景技術

薄膜覆晶(Chip on Film,COF)封裝結構為常見的液晶顯示器的驅動芯片的封裝型態。由于芯片上的凸塊是沿著芯片的邊緣設置，當芯片對應接合于可撓性基板上時，芯片的中央區未有凸塊與引腳接合作為支撐易導致可撓性基板于該區域發生凹陷的問題，特別是針對尺寸較大的長芯片，凹陷的問題更為嚴重，因此一般需在芯片的中央區以特定間隔，沿著芯片的長邊方向設置多排虛凸塊。在可撓性基板上則相應地設置虛引腳，使虛引腳與虛凸塊對應接合，藉以防止可撓性基板于芯片的中央區發生凹陷，進而導致封裝膠體填充不全而產生氣泡(Void)的問題。然而，當芯片的尺寸較大時，以特定間隔沿著芯片的長邊方向設置的多排虛凸塊的數量需增加，使得制作成本大幅提升。

發明內容

本發明是針對一種薄膜覆晶封裝結構，可有效地減少虛凸塊的數量，在不增加材料成本的情況下達到防止可撓性基板于對應芯片的中央區處發生凹陷的功效。

根據本發明的實施例，薄膜覆晶封裝結構，其包括可撓性線路載板以及芯片。可撓性線路載板包括可撓性基板、至少一虛引腳以及多個引腳。可撓性基板具有芯片接合區，而芯片接合區區分為第一接合區與環繞第一接合區的第二接合區。至少一虛引腳配置于可撓性基板上且位于第一接合區。引腳配置于可撓性基板上且包括位于第二接合區的多個內引腳部。芯片配置于芯片接合區，且包括多個凸塊以及多個虛凸塊。芯片具有對應第一接合區的第一區與對應第二接合區的第二區。凸塊位于第二區且分別連接內引腳部。虛凸塊位于第一區且連接至少一虛引腳。虛凸塊沿著平行芯片的長邊的第一方向上排列成多列。相鄰兩列的虛凸塊呈交錯排列。相鄰兩列的虛凸塊在沿著第一方向延伸的第一直線上的正投影互不重疊。

在根據本發明的實施例的薄膜覆晶封裝結構中，相鄰兩列的相鄰兩個虛凸塊在垂直第一直線的第二直線上的正投影互不重疊。

在根據本發明的實施例的薄膜覆晶封裝結構中，相鄰兩列的相鄰兩個虛凸塊在第一方向上的第一間距大于等于虛凸塊在第一方向的最小凸塊寬度的25倍。

在根據本發明的實施例的薄膜覆晶封裝結構中，同一列的相鄰兩個虛凸塊在第一方向上的第二間距是相鄰兩列的相鄰兩個虛凸塊在第一方向上的第一間距的兩倍。

在根據本發明的實施例的薄膜覆晶封裝結構中，相鄰兩列的相鄰兩個虛凸塊在第一方向上的第一間距與在垂直第一方向的第二方向上的第三間距相等。

在根據本發明的實施例的薄膜覆晶封裝結構中，第一間距介于0.3毫米至1毫米。

在根據本發明的實施例的薄膜覆晶封裝結構中，至少一虛引腳包括多個虛引線，且虛引線分別連接相鄰兩列的相鄰兩個虛凸塊。

在根據本發明的實施例的薄膜覆晶封裝結構中，至少一虛引腳呈鋸齒狀。

在根據本發明的實施例的薄膜覆晶封裝結構中，至少一虛引腳包括多個虛引線，且虛引線分別連接同一列的的相鄰兩個虛凸塊。

在根據本發明的實施例的薄膜覆晶封裝結構中，薄膜覆晶封裝結構，還包括封裝膠體，配置于可撓性線路載板與芯片之間。封裝膠體包覆凸塊、內引腳部、虛凸塊以及至少一虛引腳。