[發(fā)明專利]高效能復(fù)雜指令譯碼的微處理器

在審

• 申請(qǐng)?zhí)枺?/td>: 202010541910.6
• 申請(qǐng)日: 2020-06-15
• 公開（公告）號(hào): CN111679857A
• 公開（公告）日: 2020-09-18
• 發(fā)明（設(shè)計(jì)）人: 管應(yīng)炳
• 申請(qǐng)（專利權(quán)）人: 上海兆芯集成電路有限公司
• 主分類號(hào): G06F9/22
• 分類號(hào): G06F9/22
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 徐協(xié)成

本申請(qǐng)?zhí)岢鲆环N高效能復(fù)雜指令譯碼的微處理器。一微處理器包括一指令隊(duì)列、一指令譯碼器、以及一微碼控制器。該指令譯碼器耦接該指令隊(duì)列。該微碼控制器耦接該指令譯碼器且具有一存儲(chǔ)器。該存儲(chǔ)器存儲(chǔ)以一特定順序排列的M條復(fù)雜指令的一融合微碼，M為大于1的整數(shù)。指令隊(duì)列的第一至第M個(gè)存儲(chǔ)格遵循該特定順序隊(duì)列上述M條復(fù)雜指令并將之彈出時(shí)，該指令譯碼器令該微碼控制器單一次陷入微碼讀取，讀取該存儲(chǔ)器存儲(chǔ)的該融合微碼。

技術(shù)領(lǐng)域

本申請(qǐng)涉及微處理器架構(gòu)，特別涉及復(fù)雜指令譯碼。

背景技術(shù)

微處理器通常以只讀存儲(chǔ)器(ROM)存儲(chǔ)復(fù)雜指令的微碼，期以節(jié)省譯碼器硬件成本。但只讀存儲(chǔ)器的存取仍有一定的時(shí)間成本：陷入(trap)微碼讀取需承擔(dān)陷入延時(shí)。如何高效應(yīng)付復(fù)雜指令陷入延時(shí)為本技術(shù)領(lǐng)域一項(xiàng)重要課題。

發(fā)明內(nèi)容

本申請(qǐng)?zhí)岢龆鄺l復(fù)雜指令的融合技術(shù)，將多條復(fù)雜指令的微碼融合存儲(chǔ)在微碼控制器的存儲(chǔ)器中，使原本多次陷入(trap)微碼讀取的狀況，精簡(jiǎn)為僅單一次陷入微碼讀取。微處理器效能大幅提升。

根據(jù)本申請(qǐng)一種實(shí)施方式實(shí)現(xiàn)的一微處理器包括一指令隊(duì)列、一指令譯碼器、以及一微碼控制器。該指令譯碼器耦接該指令隊(duì)列。該微碼控制器耦接該指令譯碼器且具有一存儲(chǔ)器。該存儲(chǔ)器存儲(chǔ)以一特定順序排列的M條復(fù)雜指令的一融合微碼，M為大于1的整數(shù)。指令隊(duì)列的第一至第M個(gè)存儲(chǔ)格遵循該特定順序隊(duì)列上述M條復(fù)雜指令并將之彈出時(shí)，該指令譯碼器令該微碼控制器單一次陷入微碼讀取，讀取該存儲(chǔ)器存儲(chǔ)的該融合微碼。

一種實(shí)施方式中，還包括界線微指令用于在該融合微碼中區(qū)隔上述M條復(fù)雜指令的個(gè)體微碼，并應(yīng)付中斷要求。

一種實(shí)施方式中，微處理器還包括一檢測(cè)電路。檢測(cè)到上述第一至第M個(gè)存儲(chǔ)格彈出以該特定順序隊(duì)列的上述M條復(fù)雜指令時(shí)，該檢測(cè)電路提供一指令略過(guò)信號(hào)給該指令隊(duì)列，使上述M條復(fù)雜指令中，除已交給譯碼的第一條復(fù)雜指令外的第二至第M條復(fù)雜指令自該指令隊(duì)列刪除。

一種實(shí)施方式中，微處理器還包括一陷入決定電路。檢測(cè)到上述第一至第M個(gè)存儲(chǔ)格彈出以該特定順序隊(duì)列的上述M條復(fù)雜指令時(shí)，該檢測(cè)電路藉一型式信號(hào)指示該陷入決定電路操作該微碼控制器，使該微碼控制器單一次陷入微碼讀取，自該存儲(chǔ)器讀取該融合微碼。

一種實(shí)施方式中，該存儲(chǔ)器存儲(chǔ)一第一融合微碼以及一第二融合微碼。該第一融合微碼對(duì)應(yīng)一第一復(fù)雜指令以及緊接該第一復(fù)雜指令的一第二復(fù)雜指令。該第二融合微碼對(duì)應(yīng)該第二復(fù)雜指令以及緊接該第二復(fù)雜指令的一第三復(fù)雜指令。當(dāng)該指令隊(duì)列的存儲(chǔ)格遵循順序分別隊(duì)列該第一以及第二復(fù)雜指令、且將之彈出時(shí)，該指令譯碼器令該微碼控制器單一次陷入微碼讀取，讀取該存儲(chǔ)器存儲(chǔ)的該第一融合微碼。當(dāng)該指令隊(duì)列的存儲(chǔ)格遵循順序分別隊(duì)列該第二以及第三復(fù)雜指令、且將之彈出時(shí)，該指令譯碼器令該微碼控制器單一次陷入微碼讀取，讀取該存儲(chǔ)器存儲(chǔ)的該第二融合微碼。

一種實(shí)施方式中，該第一復(fù)雜指令為一系統(tǒng)調(diào)用程序的一系統(tǒng)呼叫指令，該第二復(fù)雜指令為該系統(tǒng)調(diào)用程序的一寄存器切換指令，且該第三復(fù)雜指令為該系統(tǒng)調(diào)用程序的一系統(tǒng)返還指令。連續(xù)使用該第一復(fù)雜指令以及該第二復(fù)雜指令用于進(jìn)入該系統(tǒng)調(diào)用程序。連續(xù)使用該第二復(fù)雜指令以及該第三復(fù)雜指令用于離開該系統(tǒng)調(diào)用程序。

下文特舉實(shí)施例，并配合所附圖示，詳細(xì)說(shuō)明本發(fā)明內(nèi)容。

附圖說(shuō)明

圖1為根據(jù)本申請(qǐng)一種實(shí)施方式所實(shí)現(xiàn)的一微處理器100；

圖2圖解Syscall-Swapgs融合微碼112、以及Swapgs-Sysret融合微碼114的結(jié)構(gòu)；

圖3為時(shí)序圖，圖解傳統(tǒng)技術(shù)與本申請(qǐng)差異；

圖4根據(jù)本申請(qǐng)一種實(shí)施方式圖解一微處理器400；

圖5圖解根據(jù)本申請(qǐng)一種實(shí)施方式實(shí)現(xiàn)的一微處理器500；以及