[發明專利]高效能復雜指令譯碼的微處理器

在審

• 申請號: 202010541910.6
• 申請日: 2020-06-15
• 公開（公告）號: CN111679857A
• 公開（公告）日: 2020-09-18
• 發明（設計）人: 管應炳
• 申請（專利權）人: 上海兆芯集成電路有限公司
• 主分類號: G06F9/22
• 分類號: G06F9/22
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 徐協成

1.一種微處理器，包括：

指令隊列；

指令譯碼器，耦接該指令隊列；以及

微碼控制器，耦接該指令譯碼器且具有存儲器，該存儲器存儲以特定順序排列的M條復雜指令的融合微碼，M為大于1的整數；

其中，該指令隊列的第一至第M個存儲格遵循該特定順序隊列上述M條復雜指令并將之彈出時，該指令譯碼器令該微碼控制器單一次陷入微碼讀取，讀取該存儲器存儲的該融合微碼。

2.如權利要求1所述的微處理器，其中：

界線微指令用于在該融合微碼中區隔上述M條復雜指令的個體微碼，并應付中斷要求。

3.如權利要求1所述的微處理器，其中：

該存儲器還分開存儲上述M條復雜指令的個體微碼，使各自對應一次陷入微碼讀取。

4.如權利要求3所述的微處理器，其中：

該特定順序的隊列不成立時，該微碼控制器是以分開存儲的上述個體微碼響應上述M條復雜指令。

5.如權利要求4所述的微處理器，還包括：

檢測電路，檢測上述第一至第M個存儲格是否彈出以該特定順序隊列的上述M條復雜指令。

6.如權利要求5所述的微處理器，其中：

檢測到上述第一至第M個存儲格彈出以該特定順序隊列的上述M條復雜指令時，該檢測電路提供指令略過信號給該指令隊列，使上述M條復雜指令中，除已交給譯碼的第一條復雜指令外的第二至第M條復雜指令自該指令隊列刪除。

7.如權利要求6所述的微處理器，其中：

該指令譯碼器包括復雜指令譯碼器，耦接該指令隊列的第一個存儲格；

上述第一至第M個存儲格彈出以該特定順序隊列的上述M條復雜指令時，該復雜指令譯碼器譯出頭n條微指令，且上述M條復雜指令的剩余微指令由該微碼控制器單一次陷入微碼讀取，自該融合微碼獲得。

8.如權利要求7所述的微處理器，其中：

該指令譯碼器還包括陷入決定電路；以及

檢測到上述第一至第M個存儲格彈出以該特定順序隊列的上述M條復雜指令時，該檢測電路藉型式信號指示該陷入決定電路操作該微碼控制器，使該微控制器單一次陷入微碼讀取，自該存儲器讀取該融合微碼。

9.一種微處理器，包括：

指令隊列；

指令譯碼器，耦接該指令隊列；以及

微碼控制器，耦接該指令譯碼器且具有存儲器，該存儲器存儲第一融合微碼，該第一融合微碼對應第一復雜指令以及緊接該第一復雜指令的第二復雜指令；

其中，該指令隊列的第一以及第二個存儲格分別隊列該第一以及第二復雜指令、且將之彈出時，該指令譯碼器令該微碼控制器單一次陷入微碼讀取，讀取該存儲器存儲的該第一融合微碼。

10.如權利要求9所述的微處理器，其中：

該存儲器還存儲第二融合微碼，該第二融合微碼對應該第二復雜指令以及緊接該第二復雜指令的第三復雜指令；

其中，該指令隊列的上述第一以及第二個存儲格分別隊列該第二以及第三復雜指令、且將之彈出時，該指令譯碼器令該微碼控制器單一次陷入微碼讀取，讀取該存儲器存儲的該第二融合微碼。

11.如權利要求10所述的微處理器，其中：

界線微指令用于在該第一融合微碼中區隔第一個體微碼以及第二個體微碼，其中，該第一個體微碼對應該第一復雜指令，且該第二個體微碼對應該第二復雜指令；

該界線微指令用于在該第二融合微碼中區隔該第二個體微碼以及第三個體微碼，其中，該第三個體微碼對應該第三復雜指令；且

上述界線微指令還用于應付中斷要求。

12.如權利要求11所述的微處理器，其中：

該存儲器還分開存儲該第一、該第二、以及該第三復雜指令的第一、第二、以及第三個體微碼，使各自對應一次陷入微碼讀取。