[發(fā)明專利]一種半導體結構的形成方法

在審

• 申請?zhí)枺?/td>: 202010535906.9
• 申請日: 2020-06-12
• 公開（公告）號: CN113808929A
• 公開（公告）日: 2021-12-17
• 發(fā)明（設計）人: 李洋;鄧世琪;嚴利均;劉志強
• 申請（專利權）人: 中微半導體設備（上海）股份有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/027;H01L21/033;H01L21/311;H01L27/11556;H01L27/11582
• 代理公司: 上海元好知識產(chǎn)權代理有限公司 31323
• 代理人: 張妍;章麗娟

本發(fā)明公開了一種半導體結構的形成方法，包括提供襯底，襯底表面具有掩膜層，掩膜層表面具有圖形層，圖形層內(nèi)具有圖形開口，圖形開口底部暴露出掩膜層的頂部表面；以圖形層為掩膜，刻蝕圖形開口底部的部分掩膜層，在掩膜層內(nèi)形成第一開口；形成第一開口之后，在第一開口頂角的周圍形成保護層；以保護層為掩膜，刻蝕第一開口底部的掩膜層，直至暴露出襯底的頂部表面，在掩膜層內(nèi)形成第二開口。此發(fā)明解決了傳統(tǒng)刻蝕半導體結構形成過程中掩膜層的頂角處被刻蝕磨損的問題，通過在刻蝕過程中添加一層保護層，保證在刻蝕過程中掩膜層的頂角不會被破損，提升了圖形轉移的準確性。

技術領域

本發(fā)明涉及半導體技術領域，具體涉及一種半導體結構的形成方法。

背景技術

在半導體技術領域中，半導體結構的形成主要通過光刻、蝕刻和平坦化等一系列的工藝形成的；其中，半導體的刻蝕工藝是將光刻工藝的圖形層上圖案(pattern)刻蝕轉移至基底材料上。該刻蝕工藝需要在等離子體反應腔內(nèi)部，調(diào)控刻蝕的氣體、溫度、功率源以及刻蝕時間等參數(shù)，來控制其刻蝕半導體結構的形狀。

隨著半導體行業(yè)的發(fā)展，新型的3D NAND存儲器中包括襯底，所述襯底包括基底(Substrate)和位于基底上交替堆疊的氧化硅和氮化硅。隨著半導體技術的發(fā)展，對3DNAND存儲器的存儲容量提出了更高的要求，即：要求3D NAND存儲器的存儲量較高，這將使氧化硅和氮化硅的堆疊層數(shù)增多，相應的，所需的掩膜層的厚度也相應增厚。

然而，對所述掩膜層進行圖形化形成掩膜開口時，由于所述掩膜層的厚度較厚，這將使掩膜層頂角被磨損破壞，即：所形成的掩膜開口的形狀與預設圖形不一致，那么后續(xù)再以掩膜層為掩膜刻蝕，在所述氧化硅和氮化硅內(nèi)形成的開口的形狀也與預定的圖形不一致，因此，需要提供一種可以保證掩膜層的頂角不被刻蝕磨損的刻蝕方法，來提高圖形轉移的準確性。

發(fā)明內(nèi)容

本發(fā)明的目的是提供一種半導體結構的形成方法。此方法旨在解決傳統(tǒng)刻蝕半導體結構形成過程中掩膜層的頂角處被刻蝕磨損的問題，通過在刻蝕過程中添加一層保護層，保證在刻蝕過程中掩膜層的頂角不會被破損，提高圖形轉移的準確性。

為達到上述目的，本發(fā)明提供了一種半導體結構的形成方法，包括：

提供襯底，所述襯底表面具有掩膜層，所述掩膜層表面具有圖形層，所述圖形層內(nèi)具有圖形開口，所述圖形開口底部暴露出所述掩膜層的頂部表面；

以所述圖形層為掩膜，刻蝕所述圖形開口底部的部分掩膜層，在所述掩膜層內(nèi)形成第一開口；

形成所述第一開口之后，在所述第一開口頂角的周圍形成保護層；

以所述保護層為掩膜，刻蝕所述第一開口底部的掩膜層，直至暴露出所述襯底的頂部表面，在所述掩膜層內(nèi)形成第二開口。

上述的半導體結構的形成方法，其中，所述襯底包括基底和位于基底上交替堆疊的氧化層和氮化層；所述氧化層的材料包括：氧化硅；所述氮化層的材料包括：氮化硅。

上述的半導體結構的形成方法，其中，所述保護層的材料與掩膜層的材料相同。

上述的半導體結構的形成方法，其中，所述保護層的材料與掩膜層的材料不同。

上述的半導體結構的形成方法，其中，所述掩膜層的材料包括：無定形碳；所述保護層的材料包括：氧化硅、氮化硅或有機聚合物。

上述的半導體結構的形成方法，其中，所述保護層的厚度與所述第一開口底部的掩膜層的厚度成正比。

上述的半導體結構的形成方法，其中，所述保護層的形成方法包括：等離子體噴涂工藝。

上述的半導體結構的形成方法，其中，所述等離子體噴涂采用的壓力值小于30毫托。