[發明專利]三維半導體存儲器件

在審

• 申請號: 202010533632.X
• 申請日: 2020-06-12
• 公開（公告）號: CN112310089A
• 公開（公告）日: 2021-02-02
• 發明（設計）人: 沈在龍;安鐘善;韓智勛
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/11519
• 分類號: H01L27/11519;H01L27/11526;H01L27/11556;H01L27/11565;H01L27/11573;H01L27/11582
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 張婧

半導體存儲器件包括設置在外圍電路結構上并且在第一方向上彼此間隔開的水平圖案。存儲器結構設置在水平圖案上。存儲器結構包括源結構和電極結構。劃分結構設置在第一方向上相鄰的水平圖案之間，并且被配置為將相鄰的存儲器結構的源結構彼此分開。蝕刻停止圖案在低于源結構的高度的高度處設置在水平圖案之間。蝕刻停止圖案連接到劃分結構的下部。

相關申請的交叉引用

本申請要求于2019年8月2日向韓國專利局提交的韓國專利申請第10-2019-0094346號的優先權，其全部內容通過引用結合在此。

技術領域

本發明構思涉及三維半導體存儲器件及其制造方法，并且具體地，涉及高度集成的三維半導體存儲器件及其制造方法。

背景技術

消費者對提供優異性能并且相對便宜的電子器件的需求導致了對半導體設備的更高集成度的需求。在二維或平面半導體器件的情況下，由于它們的集成度主要由單位存儲單元所占據的面積決定，因此集成度受精細圖案形成技術的水平的極大影響。然而，增加圖案精細度需要非常昂貴的設備，并且在圖案精細度上存在實際限制。因此，近來提出了包括三維布置的存儲單元的三維半導體存儲器件。

發明內容

本發明構思的示例性實施方式提供一種具有增大的集成密度的三維半導體存儲器件。

本發明構思的示例性實施方式提供一種在制造三維半導體存儲器件的工藝中減少工藝失敗的方法。

根據本發明構思的示例性實施方式，半導體存儲器件包括設置在外圍電路結構上并且在第一方向上彼此間隔開的水平圖案。存儲器結構設置在水平圖案上。存儲器結構包括源結構和電極結構。劃分結構設置在第一方向上相鄰的水平圖案之間，并且被配置為將相鄰的存儲器結構的源結構彼此分開。蝕刻停止圖案在低于源結構的高度的高度處設置在水平圖案之間。蝕刻停止圖案連接到劃分結構的下部。

根據本發明構思的示例性實施方式，半導體存儲器件包括設置在外圍電路結構上并且彼此間隔開的水平圖案，其中劃分區域在第一方向上插置在水平圖案之間。劃分區域包括第一絕緣穿透層。存儲器結構設置在水平圖案上。存儲器結構包括源結構和在源結構上的電極結構。垂直結構穿透電極結構并連接到源結構。劃分結構設置在劃分區域中，并且被配置為將相鄰的存儲器結構的源結構彼此分離。蝕刻停止圖案設置在水平圖案之間并且設置在低于水平圖案的高度的高度處。蝕刻停止圖案連接到劃分結構的下部。穿透插塞被配置為將存儲器結構連接到外圍電路結構。源結構包括設置在水平圖案上的第一導電源圖案和設置在第一導電源圖案與水平圖案之間的第二導電源圖案。第一導電源圖案延伸到劃分區域并且連接到劃分結構的側壁。

根據本發明構思的示例性實施方式，半導體存儲器件可以包括設置在外圍電路結構上并且在第一方向上彼此間隔開的水平圖案。存儲器結構設置在水平圖案上。存儲器結構包括源結構和在源結構上的電極結構。劃分結構設置在第一方向上相鄰的水平圖案之間。劃分結構被配置為將相鄰的存儲器結構的源結構彼此分離。蝕刻停止圖案設置在水平圖案之間，并且連接到劃分結構的下部。穿透插塞將存儲器結構連接到外圍電路結構。蝕刻停止圖案設置在與水平圖案的高度相同的高度處。

根據本發明構思的示例性實施方式，用于制造半導體存儲器件的方法包括在襯底上形成外圍電路結構。水平圖案形成在外圍電路結構上并且在第一方向上彼此間隔開。水平圖案的一部分接觸襯底的邊緣。存儲器結構形成在水平圖案上。存儲器結構包括源結構和在源結構上的電極結構。垂直結構被形成使得穿透電極結構并連接到源結構。劃分結構形成在第一方向上相鄰的水平圖案之間。劃分結構被配置為將相鄰的存儲器結構的源結構彼此分離。蝕刻停止圖案形成在水平圖案之間，并且設置在低于源結構的高度的高度處。蝕刻停止圖案連接到劃分結構的下部。水平圖案被配置為將水平圖案的表面上的電荷釋放到半導體襯底。

附圖說明

通過結合附圖進行的以下簡要描述，將更清楚地理解示例性實施方式。附圖表示本文所述的非限制性的示例性實施方式。