[發明專利]分柵快閃存儲器及其形成方法

有效

• 申請號: 202010530967.6
• 申請日: 2020-06-11
• 公開（公告）號: CN111599814B
• 公開（公告）日: 2023-04-18
• 發明（設計）人: 劉沖;鄒永金;曹秀亮
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H10B41/30
• 分類號: H10B41/30;H10B41/60
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 曹廷廷

本發明提供了一種分柵快閃存儲器及其形成方法，在所述隧穿氧化層上生長多晶硅層并在所述多晶硅層中摻雜；所述多晶硅層的頂部不摻雜，或者，在厚度方向上，所述多晶硅層的頂部的摻雜濃度小于所述多晶硅層的底部的摻雜濃度；刻蝕所述多晶硅層形成字線層。多晶硅層被刻蝕的速率與多晶硅層的摻雜濃度正相關，多晶硅層的頂部不摻雜或者多晶硅層的頂部具有較小的摻雜濃度，如此一來，多晶硅層的頂部具有較低的刻蝕速率，這有利于凹陷高度的提高，從而增大形成字線層的厚度。字線層的厚度增加，有效解決分柵快閃存儲器編程串擾失效問題；同時，字線層的厚度增加，源漏離子注入時將不會穿透字線層，增大源漏離子注入的工藝窗口。

技術領域

本發明屬于集成電路制造技術領域，具體涉及一種分柵快閃存儲器及其形成方法。

背景技術

快閃存儲器包括兩種基本結構：柵極疊層(stack?gate)和分柵(split?gate)器件。分柵器件在浮柵的一側形成作為擦除柵極的字線，字線作為選擇柵，在擦寫性能上，分柵器件有效的避免了疊柵器件的過擦除效應，電路設計相對簡單。而且分柵結構利用源端熱電子注入進行編程，具有更高的編程效率，因而被廣泛應用在各類諸如智能卡、SIM卡、微控制器、手機等電子產品中。

在分柵快閃存儲器中，字線多晶硅層的厚度和寬度影響著分柵閃存的抗干擾性能，而字線多晶硅層的寬度又與其厚度密切相關。如果字線多晶硅層的厚度過薄，會導致分柵快閃存儲器出現編程串擾失效，例如列穿通串擾失效(column?punch-throughdisturb)。

實際工藝中，分柵快閃存儲器的晶圓邊緣隨機遭受編程串擾失效，失效樣品如圖1所示，刻蝕多晶硅層形成字線層01，字線層01的頂部輪廓具有凹陷a，失效樣品顯示出較低的凹陷a，凹陷a越低，字線層01的厚度越薄，字線層01過薄的話，字線層的閾值電壓會降低，同時，源漏離子注入時將會穿透字線層01；且字線層的厚度影響著快閃存儲器的抗干擾性能。字線01的厚度過薄，易造成分柵快閃存儲器編程串擾失效問題。

發明內容

本發明的目的在于提供一種分柵快閃存儲器及其形成方法，解決分柵快閃存儲器編程串擾失效問題，同時增大源漏離子注入的工藝窗口。

本發明提供一種分柵快閃存儲器的形成方法，包括：

提供襯底，在所述襯底上形成隧穿氧化層；

在所述隧穿氧化層上生長多晶硅層并在所述多晶硅層中摻雜；所述多晶硅層的頂部不摻雜，或者，在厚度方向上，所述多晶硅層的頂部的摻雜濃度小于所述多晶硅層的底部的摻雜濃度；以及

刻蝕所述多晶硅層形成字線層。

進一步的，厚度方向上，從靠近所述隧穿氧化層一側到遠離所述隧穿氧化層一側，所述多晶硅層的摻雜濃度逐漸降低。

進一步的，所述多晶硅層在一次爐管中生長形成，且生長所述多晶硅層的過程中，摻雜氣體的濃度逐漸降低。

進一步的，所述多晶硅層依次在N次爐管中分段生長形成，第一次爐管中形成第一厚度的多晶硅層，第二次爐管中形成第二厚度的多晶硅層，以此類推，第N次爐管中形成第N厚度的多晶硅層；第一次爐管至第N次爐管中的摻雜氣體的濃度逐次降低，第N次爐管中摻雜氣體濃度最低或者不摻雜；第一厚度、第二厚度至第N厚度的和等于所述多晶硅層的總厚度。

進一步的，生長所述多晶硅層的反應氣體源包括：甲硅烷、二氯化硅烷、三氯化硅烷與四氯化硅所組成的族群中任意一個或兩個以上的組合。

進一步的，所述摻雜氣體包括磷烷或硼烷。

進一步的，所述多晶硅層采用N型摻雜或P型摻雜。

本發明還提供一種分柵快閃存儲器，包括：

襯底；

位于所述襯底上的隧穿氧化層；