[發(fā)明專利]靜態(tài)隨機存取存儲器及其制作方法

在審

• 申請?zhí)枺?/td>: 202010529866.7
• 申請日: 2020-06-11
• 公開（公告）號: CN113809083A
• 公開（公告）日: 2021-12-17
• 發(fā)明（設(shè)計）人: 洪慶文;林俊賢;陳建宏
• 申請（專利權(quán)）人: 聯(lián)華電子股份有限公司
• 主分類號: H01L27/11
• 分類號: H01L27/11;H01L21/8244
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 陳小雯

本發(fā)明公開一種靜態(tài)隨機存取存儲器及其制作方法，其中制作靜態(tài)隨機存取存儲器的方法為，首先形成一柵極結(jié)構(gòu)于基底上，然后形成一外延層于柵極結(jié)構(gòu)旁，形成一第一層間介電層環(huán)繞柵極結(jié)構(gòu)，將該柵極結(jié)構(gòu)轉(zhuǎn)換為金屬柵極，形成一接觸洞暴露該外延層，形成一阻障層于接觸洞內(nèi)，形成一金屬層于阻障層上，再平坦化金屬層及阻障層以形成一接觸插塞，其中阻障層底部包含一富鈦部分且阻障層頂部包含一富氮部分。

技術(shù)領(lǐng)域

本發(fā)明涉及一種靜態(tài)隨機存取存儲器(static randomaccess memory,SRAM)，尤其是涉及一種具有梯度(gradient)濃度阻障層的接觸插塞的SRAM。

背景技術(shù)

在一嵌入式靜態(tài)隨機存取存儲器(embedded static random access memory,embedded SRAM)中，包含有邏輯電路(logic circuit)和與邏輯電路連接的靜態(tài)隨機存取存儲器。靜態(tài)隨機存取存儲器本身屬于一種揮發(fā)性(volatile)的存儲單元(memory cell)，亦即當供給靜態(tài)隨機存取存儲器的電力消失之后，所存儲的數(shù)據(jù)會同時抹除。靜態(tài)隨機存取存儲器存儲數(shù)據(jù)的方式是利用存儲單元內(nèi)晶體管的導(dǎo)電狀態(tài)來達成，靜態(tài)隨機存取存儲器的設(shè)計是采用互耦合晶體管為基礎(chǔ)，沒有電容器放電的問題，不需要不斷充電以保持數(shù)據(jù)不流失，也就是不需作存儲器更新的動作，這與同屬揮發(fā)性存儲器的動態(tài)隨機存取存儲器(Dynamic Random Access Memory,DRAM)利用電容器帶電狀態(tài)存儲數(shù)據(jù)的方式并不相同。靜態(tài)隨機存取存儲器的存取速度相當快，因此有在計算機系統(tǒng)中當作快取存儲器(cache memory)等的應(yīng)用。

然而隨著制作工藝線寬與曝光間距的縮減，現(xiàn)今SRAM元件的制作難以利用現(xiàn)有的架構(gòu)曝出所要的圖案。因此如何改良現(xiàn)有SRAM元件的架構(gòu)來提升曝光的品質(zhì)即為現(xiàn)今一重要課題。

發(fā)明內(nèi)容

本發(fā)明一實施例揭露一種制作靜態(tài)隨機存取存儲器的方法。首先形成一柵極結(jié)構(gòu)于基底上，然后形成一外延層于柵極結(jié)構(gòu)旁，形成一第一層間介電層環(huán)繞柵極結(jié)構(gòu)，將該柵極結(jié)構(gòu)轉(zhuǎn)換為金屬柵極，形成一接觸洞暴露該外延層，形成一阻障層于接觸洞內(nèi)，形成一金屬層于阻障層上，再平坦化金屬層及阻障層以形成一接觸插塞，其中阻障層底部包含一富鈦部分且阻障層頂部包含一富氮部分。

本發(fā)明另一實施例揭露一種靜態(tài)隨機存取存儲器，其主要包含柵極結(jié)構(gòu)設(shè)于基底上、外延層設(shè)于柵極結(jié)構(gòu)旁、第一接觸插塞設(shè)于該外延層上、第二接觸插塞設(shè)于該柵極結(jié)構(gòu)上、第一層間介電層環(huán)繞該第一接觸插塞、該第二接觸插塞以及該柵極結(jié)構(gòu)、第三接觸插塞設(shè)于該第一接觸插塞上、第四接觸插塞設(shè)于該第二接觸插塞上以及第二層間介電層環(huán)繞該第三接觸插塞以及該第四接觸插塞。

附圖說明

圖1為本發(fā)明優(yōu)選實施例的一靜態(tài)隨機存取存儲器的布局圖；

圖2為本發(fā)明靜態(tài)隨機存取存儲器中一組六晶體管靜態(tài)隨機存取存儲器(6T-SRAM)存儲單元的電路圖；

圖3至圖6為本發(fā)明一實施例制作6T-SRAM存儲單元的方法示意圖。

主要元件符號說明

PL1:第一上拉晶體管

PL2:第二上拉晶體管

PD1:第一下拉晶體管

PD2:第二下拉晶體管

PG1:第一存取晶體管

PG2:第二存取晶體管

WL:字符線

BL:位線

Vcc:電壓源

Vss:電壓源

10:六晶體管靜態(tài)隨機存取存儲器

24:存儲節(jié)點