[發明專利]執行校準操作的半導體裝置和采用它的半導體系統

在審

• 申請號: 202010528056.X
• 申請日: 2020-06-11
• 公開（公告）號: CN112562768A
• 公開（公告）日: 2021-03-26
• 發明（設計）人: 姜智孝
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C29/02
• 分類號: G11C29/02;G11C29/50
• 代理公司: 北京弘權知識產權代理有限公司 11363
• 代理人: 許偉群;郭放

一種半導體裝置包括校準電路和主驅動器。校準電路被配置為在設置為具有正偏移時生成第一校準碼，并且在設置為具有與正偏移互補的負偏移時生成第二校準碼。主驅動器被配置為基于第一校準碼和第二校準碼來設置主驅動器的電阻值。

相關申請的交叉引用

根據35U.S.C.§119(a)，本申請要求2019年9月26日向韓國知識產權局提交的申請號為10-2019-0118698的韓國專利申請的優先權，其全部內容通過引用合并于此。

技術領域

各種實施方式總體上涉及一種集成電路技術，并且更具體地，涉及一種半導體裝置和一種半導體系統。

背景技術

電子設備諸如計算機系統包括許多電子元件。被配置為計算機系統的半導體裝置可以包括用于傳輸數據的數據傳輸器件。隨著半導體裝置的操作速度提高以及半導體裝置內消耗的功率減少，由于外部噪聲以及半導體裝置與另一個半導體裝置通信之間的阻抗不匹配，傳輸的信號可能會失真。因此，半導體裝置可以執行數據傳輸器件的阻抗或電阻匹配的操作。

因此，半導體裝置通常包括被配置為執行阻抗匹配以進行精確信號傳輸的片上終端電路。此外，為了進行精確的阻抗匹配，半導體裝置應當根據工藝、電壓和溫度(PVT)的變化來校正終端電阻。通常，存儲器件電耦接至外部參考電阻，并且通過利用外部參考電阻經由校準操作來校正終端電阻的阻抗值，該校準操作通常被稱為ZQ校準操作。

發明內容

在本公開的一個實施例中，一種半導體裝置可以包括校準電路和主驅動器。校準電路可以包括比較器，所述比較器被配置為比較校準電壓和參考電壓以生成比較信號。所述校準電路可以被配置為：當所述比較器設置為具有正偏移時，基于所述比較信號來生成第一校準碼；當所述比較器設置為具有與所述正偏移互補的負偏移時，基于所述比較信號來生成第二校準碼。所述主驅動器可以被配置為基于所述第一校準碼和所述第二校準碼來設置所述主驅動器的電阻值。

在本公開的一個實施例中，一種半導體裝置可以包括校準電路和主驅動器。所述校準電路可以包括：第一比較器，其被配置為比較第一校準電壓和第一參考電壓，以生成第一比較信號；第二比較器，其被配置為比較第二校準電壓和第二參考電壓，以生成第二比較信號。所述校準電路可以被配置為當所述第一比較器和所述第二比較器設置為具有正偏移時，基于所述第一比較信號來生成第一上拉校準碼，并且基于所述第二比較信號來生成第一下拉校準碼，以及當所述第一比較器和所述第二比較器設置為具有與所述正偏移互補的負偏移時，基于所述第一比較信號來生成第二上拉校準碼，并且基于所述第二比較信號來生成第二下拉校準碼。所述主驅動器可以被配置為基于所述第一上拉校準碼和所述第二上拉校準碼來設置上拉電阻值，并且基于所述第一下拉校準碼和所述第二下拉校準碼來設置下拉電阻值。

在本公開的一個實施例中，一種半導體裝置可以包括校準電路和主驅動器。所述校準電路可以包括比較器，所述比較器被配置為比較校準電壓和參考電壓以生成比較信號。所述校準電路可以被配置為：當所述比較器設置為具有正偏移時，基于所述比較信號來生成第一校準碼，當所述比較器設置為具有與所述正偏移互補的負偏移時，基于所述比較信號來生成第二校準碼，以及通過基于移位控制信號改變所述第二校準碼的值來生成移位的校準碼。所述主驅動器可以被配置為基于所述第一校準碼和所述移位的校準碼來設置所述主驅動器的電阻值。

在本公開的一個實施例中，一種半導體裝置可以包括校準電路和主驅動器。所述校準電路可以包括比較器，所述比較器被配置為比較校準電壓和參考電壓以生成比較信號。所述校準電路可以被配置為：當所述比較器設置為具有正偏移時，基于所述比較信號來生成第一校準碼，當所述比較器設置為具有與所述正偏移互補的負偏移時，基于所述比較信號來生成第二校準碼，通過基于移位控制信號改變所述第二校準碼的值來生成移位的校準碼，以及生成具有與所述第一校準碼和所述移位的校準碼的碼值的平均值相對應的碼值的平均校準碼。所述主驅動器可以被配置為基于所述平均校準碼來設置所述主驅動器的電阻值。

附圖說明