[發明專利]一種存儲體沖突優化方法、并行處理器及電子設備

有效

• 申請號: 202010527915.3
• 申請日: 2020-06-11
• 公開（公告）號: CN111857831B
• 公開（公告）日: 2021-07-20
• 發明（設計）人: 袁慶;陳慶
• 申請（專利權）人: 成都海光微電子技術有限公司
• 主分類號: G06F9/38
• 分類號: G06F9/38;G06F9/50
• 代理公司: 北京超凡宏宇專利代理事務所(特殊普通合伙) 11463
• 代理人: 蔣姍

本申請涉及一種存儲體沖突優化方法、并行處理器及電子設備，屬于計算機技術領域。該方法包括：在對位于流水線最前端的當前指令組中存在Bank沖突的同一個Bank中的目標指令進行處理時，確定處理目標指令時剩余的空閑Bank；獲取流水線中指令地址指向所述空閑Bank，且距離所述當前指令組距離最近的一個指令組，得到目標指令組；按照優先級順序將目標指令組中的指令分配給與該指令地址對應的空閑Bank進行處理。通過引入流水線的概念，將待處理的指令組暫存于流水線中，使得將發生Bank沖突時，出現的剩余數據帶寬分配給其余時間輸入的指令使用，充分利用存儲體資源，減少Bank沖突帶來暫停時間和存儲體性能衰減。

技術領域

本申請屬于計算機技術領域，具體涉及一種存儲體沖突優化方法、并行處理器及電子設備。

背景技術

目前，由于大規模并行計算的需求和人工智能(Artificial Intelligence，AI)的發展，并行處理器(如圖像處理器(Graphics Processing Unit，GPU)等)被廣泛應用在人工智能學習訓練、大規模科學計算、航天航空、自動駕駛等各領域。在現有的并行處理器的計算單元設計方案中，通常采用單指令多數據流(Single Instruction Multiple Data，SIMD)或多指令多數據流(Multiple Instruction stream and Multiple Data stream，MIMD)的方案，但是無論哪種方案，都要求足夠的數據輸入帶寬，且隨著計算需求的提高，對內部存儲數據帶寬的需要也進一步提高。目前并行處理器的內部數據存儲主要為分體存儲，即采用多個Bank(存儲體)組成并行的多端口存儲結構，以應對多個SIMD的讀寫請求。

但是即使這樣，依舊無法避免Bank沖突(當同一時間對同一個bank中不同地址數據進行操作時，便會發生Bank沖突，也即在同一時刻存在多條指令的地址均指向同一個Bank)。當發生Bank沖突時，整個流水需要中斷，并對發生沖突的Bank進行獨立的讀寫，直到發生沖突的讀寫請求完全處理完畢時，才能對下一組讀寫請求進行操作。

通常而言，可以通過增加Bank的數目進行更細的顆粒劃分，以減少Bank沖突的發生，或者，采用雙端口存儲介質的方式，也能有效抑制Bank沖突。此外，對于特殊的應用可以采用特殊的地址編碼方式，也能取得相似的效果。但是，增加Bank的數目會導致功耗和仲裁邏輯復雜度的上升，而采用雙端口的存儲介質，會造成芯片面積的上升，而采用特殊的地址編碼方式，其適用范圍有限，且會導致芯片不再支持Burst(突發)讀取等操作方式。其中，由于采用特殊的地址編碼方式，導致相鄰Bank的地址不再連續，而突發讀寫操作實際上是對連續的一片地址的讀寫操作，因此采用特殊的地址編碼方式不再支持Burst操作。更為重要的是，上述的三種方式依舊無法杜絕Bank沖突的發生，只能抑制其發生。

發明內容

鑒于此，本申請的目的在于提供一種存儲體沖突優化方法、并行處理器及電子設備，以改善發生Bank沖突帶來的不利影響。

本申請的實施例是這樣實現的：

第一方面，本申請實施例提供了一種存儲體沖突優化方法，包括：在對位于流水線最前端的當前指令組中存在Bank沖突的同一個Bank中的目標指令進行處理時，確定處理所述目標指令時剩余的空閑Bank；獲取所述流水線中指令地址指向所述空閑Bank，且距離所述當前指令組距離最近的一個指令組，得到目標指令組；按照優先級順序將所述目標指令組中的指令分配給與該指令地址對應的空閑Bank進行處理。本申請實施例中，在對位于流水線最前端的當前指令組中存在Bank沖突的同一個Bank中的目標指令進行處理時，確定處理該目標指令時剩余的空閑Bank，從流水線中獲取目標指令組，然后按照優先級順序將目標指令組中的指令分配給與該指令地址對應的空閑Bank進行處理，通過引入流水線的概念，將待處理的指令組暫存于流水線中，使得將發生Bank沖突時，出現的剩余數據帶寬分配給其余時間輸入的指令使用，充分利用存儲體資源，減少Bank沖突帶來暫停時間和存儲體性能衰減。