[發明專利]一種存儲體沖突優化方法、并行處理器及電子設備

有效

• 申請號: 202010527915.3
• 申請日: 2020-06-11
• 公開（公告）號: CN111857831B
• 公開（公告）日: 2021-07-20
• 發明（設計）人: 袁慶;陳慶
• 申請（專利權）人: 成都海光微電子技術有限公司
• 主分類號: G06F9/38
• 分類號: G06F9/38;G06F9/50
• 代理公司: 北京超凡宏宇專利代理事務所(特殊普通合伙) 11463
• 代理人: 蔣姍

1.一種存儲體沖突優化方法，其特征在于，包括：

在對位于流水線最前端的當前指令組中存在Bank沖突的同一個Bank中的目標指令進行處理時，確定處理所述目標指令時剩余的空閑Bank；所述存在Bank沖突的同一個Bank中的目標指令為，指令地址指向存在Bank沖突的同一個Bank的指令；

獲取所述流水線中指令地址指向所述空閑Bank，且與所述當前指令組之間的距離最近的一個指令組，得到目標指令組；

按照優先級順序將所述目標指令組中的指令分配給與該指令地址對應的空閑Bank進行處理。

2.根據權利要求1所述的方法，其特征在于，在按照優先級順序將所述目標指令組中的指令分配給與該指令地址對應的空閑Bank進行處理之前，所述方法還包括：

確定所述目標指令組存在Bank沖突。

3.根據權利要求1所述的方法，其特征在于，所述方法還包括：

當所述當前指令組位于最大流水線的位置，且所述當前指令組中存在Bank沖突的指令未處理完時，停止新的指令組輸入所述流水線；所述最大流水線的位置為：所述流水線的最大容納量處的位置。

4.根據權利要求3所述的方法，其特征在于，在停止新的指令組輸入所述流水線之后，所述方法還包括：

當位于所述最大流水線的位置的當前指令組中存在Bank沖突的指令全部處理完時，重新恢復指令組輸入所述流水線。

5.根據權利要求1所述的方法，其特征在于，在確定處理所述目標指令時剩余的空閑Bank之前，所述方法還包括：

將待處理指令包中的每一組操作指令按照優先級順序依次輸入所述流水線中。

6.根據權利要求1-5中任一項所述的方法，其特征在于，在按照優先級順序將所述目標指令組中的指令分配給與該指令地址對應的空閑Bank進行處理之后，所述方法還包括：

對各個Bank的輸出結果進行排序，待得到同一指令組的全部輸出結果時，將該指令組對應的各個輸出結果輸出。

7.一種并行處理器，其特征在于，包括：

存儲體Bank；

指令流水線單元，用于暫存輸入的指令組；

指令控制單元，用于在對位于流水線最前端的當前指令組中存在Bank沖突的同一個Bank中的目標指令進行處理時，確定處理所述目標指令時剩余的空閑Bank；獲取所述流水線中指令地址指向所述空閑Bank，且與所述當前指令組之間的距離最近的一個指令組，得到目標指令組；按照優先級順序將所述目標指令組中的指令分配給與該指令地址對應的空閑Bank進行處理；其中：所述存在Bank沖突的同一個Bank中的目標指令為，指令地址指向存在Bank沖突的同一個Bank的指令。

8.根據權利要求7所述的并行處理器，其特征在于，所述指令控制單元，還用于在按照優先級順序將所述目標指令組中的指令分配給與該指令地址對應的空閑Bank進行處理之前，確定所述目標指令組存在Bank沖突。

9.根據權利要求7所述的并行處理器，其特征在于，所述指令控制單元，還用于當所述當前指令組位于最大流水線的位置，且所述當前指令組中存在Bank沖突的指令未處理完時，停止新的指令組輸入所述流水線；所述最大流水線的位置為：所述流水線的最大容納量處的位置。

10.根據權利要求9所述的并行處理器，其特征在于，所述指令控制單元，還用于在停止新的指令組輸入所述流水線之后，當位于所述最大流水線的位置的當前指令組中存在Bank沖突的指令全部處理完時，重新恢復指令組輸入所述流水線。

11.根據權利要求7所述的并行處理器，其特征在于，所述指令控制單元，還用于在確定處理所述目標指令時剩余的空閑Bank之前，將待處理指令包中的每一組操作指令按照優先級順序依次輸入所述流水線中。