[發明專利]半導體結構及半導體結構的形成方法

在審

• 申請號: 202010525162.2
• 申請日: 2020-06-10
• 公開（公告）號: CN113782602A
• 公開（公告）日: 2021-12-10
• 發明（設計）人: 紀世良;肖杏宇;張海洋
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 徐文欣

一種半導體結構及半導體結構的形成方法，結構包括：襯底；位于襯底上的第一納米結構和第二納米結構，所述第一納米結構和第二納米結構之間具有第一開口；位于部分第一開口內的隔離結構；位于襯底上的介質層，所述介質層位于部分第一開口內、部分第一納米結構側壁和部分第二納米結構側壁，所述介質層內具有第二開口，所述第二開口的延伸方向垂直于所述第一開口的延伸方向，所述第二開口暴露出所述隔離結構。所述半導體結構的性能得到提升。

技術領域

本發明涉及半導體制造領域，尤其涉及一種半導體結構及半導體結構的形成方法。

背景技術

鰭式場效應晶體管晶體管架構是當今半導體行業的主力軍。但是，隨著器件的持續微縮，在溝道長度小到一定值時，鰭式場效應晶體管結構又無法提供足夠的靜電控制以及足夠的驅動電流，因此，引入了納米片(Nanosheet)結構，即環繞柵極技術(Gate-All-Around，簡稱GAA)，與鰭式場效應晶體管相比，納米片的這種環繞柵極特性提供了出色的溝道控制能力。同時，溝道在三維中的極佳分布使得單位面積的有效驅動電流得以優化。

隨著走向更小的軌道高度的旅程的繼續，單元高度的進一步減小將要求標準單元內NMOS和PMOS器件之間的間距更小。但是，對于鰭式場效應晶體管和納米片而言，工藝限制了這些NMOS和PMOS器件之間的間距。為了擴大這些器件的可微縮性，提出了一種創新的架構，稱為叉型納米片(Forksheet)器件。叉型納米片可以被認為是納米片的自然延伸。與納米片相比，叉型納米片的溝道由叉形柵極結構控制，這是通過在柵極圖案化之前在NMOS和PMOS器件之間引入“介電墻”來實現的。該墻將NMOS柵溝槽與PMOS柵溝槽物理隔離，從而大幅減少了NMOS和PMOS的間距，使得叉型納米片具有更佳的面積和性能的可微縮性。

然而，叉型納米片的性能還有待改善。

發明內容

本發明解決的技術問題是提供一種半導體結構及半導體結構的形成方法，以改善叉型納米片的性能。

為解決上述技術問題，本發明技術方案提供一種半導體結構，包括：襯底；位于襯底上的第一納米結構和第二納米結構，所述第一納米結構和第二納米結構之間具有第一開口；位于部分第一開口內的隔離結構；位于襯底上的介質層，所述介質層位于部分第一開口內、部分第一納米結構側壁和部分第二納米結構側壁，所述介質層內具有第二開口，所述第二開口的延伸方向垂直于所述第一開口的延伸方向，所述第二開口暴露出所述隔離結構。

可選的，所述第二開口還暴露出部分第一納米結構側壁和部分第二納米結構側壁；所述隔離結構位于所述第二開口的底部。

可選的，還包括：位于第二開口內的柵極結構。

可選的，還包括：位于部分第一納米結構側壁和部分第二納米結構側壁的第一隔離層，所述柵極結構位于所述第一隔離層上。

可選的，所述第一納米結構包括若干第一納米線，若干所述第一納米線相互分立；所述第二納米結構包括若干第二納米線，若干所述第二納米線相互分立。

可選的，所述隔離結構的材料與所述介質層的材料不同。

可選的，所述隔離結構的材料包括介電材料，所述介電材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化鋁、氮化鋁、氮碳化硅和氮碳氧化硅中的一種或多種的組合。