[發明專利]集成電路及其形成的方法

在審

• 申請號: 202010522197.0
• 申請日: 2020-06-10
• 公開（公告）號: CN112447523A
• 公開（公告）日: 2021-03-05
• 發明（設計）人: 吳政達
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 南京正聯知識產權代理有限公司 32243
• 代理人: 顧伯興

本公開的各種實施例涉及一種形成集成電路(IC)的方法。所述方法包括：在襯底之上形成堆疊的柵極電極及柵極電介質。在襯底及柵極電極之上沉積側壁間隔件層，其中側壁間隔件層對柵極電極的側壁進行襯墊。對側壁間隔件層實行回蝕以在柵極電極的側壁上形成側壁間隔件?；匚g是使用包含氟化氫的刻蝕劑以小于約8埃每分鐘的刻蝕速率實行。此外，在側壁間隔件及柵極電極就位的情況下對襯底進行摻雜，以分別在柵極電極的相對側上形成一對源極/漏極區。

技術領域

本發明實施例涉及一種集成電路及其形成的方法。

背景技術

當今的集成電路(integrated circuit，IC)包括形成在半導體襯底(例如硅)上的數以百萬計或數以十億計的半導體器件。IC可根據應用使用許多不同類型的晶體管器件。近年來，蜂窩(cellular)及射頻(radio frequency，RF)器件市場的增長已導致對RF切換器件(RF switch device)需求的顯著增加，智能手機可例如在其接收鏈中包含10個或更多個RF切換器件，以將接收到的信號切換到適當的頻帶。

發明內容

本發明實施例提供一種形成集成電路的方法，包括：在襯底之上形成堆疊的柵極電極及柵極電介質；沉積覆蓋所述襯底及所述柵極電極并進一步對所述柵極電極的側壁進行襯墊的側壁間隔件層；對所述側壁間隔件層進行回蝕以在所述柵極電極的所述側壁上形成側壁間隔件，其中所述回蝕是使用包含氟化氫的刻蝕劑以小于約8埃每分鐘的刻蝕速率實行；以及在所述側壁間隔件及所述柵極電極就位的情況下對所述襯底進行摻雜，以分別在所述柵極電極的相對側上形成一對源極/漏極區。

本發明實施例提供一種形成集成電路的方法，包括：沉積覆蓋襯底的第一墊層；沉積覆蓋所述第一墊層的第二墊層；使用隔離結構的圖案對所述第一墊層及所述第二墊層進行圖案化；在所述第一墊層及所述第二墊層就位的情況下向所述襯底中實行刻蝕，以形成位于所述襯底中且具有所述圖案的溝槽，其中所述溝槽環繞器件區且對所述器件區進行劃分；使用介電材料填充所述溝槽；在所述器件區上形成堆疊的柵極電極及柵極介電層；沉積覆蓋所述襯底及所述柵極電極并進一步對所述柵極電極的側壁進行襯墊的第一介電層，其中所述第一介電層的介電常數大于所述第一墊層的介電常數且小于所述第二墊層的介電常數；對所述第一介電層進行回蝕以在所述柵極電極的所述側壁上形成側壁間隔件；以及在所述側壁間隔件及所述柵極電極就位的情況下對所述襯底進行摻雜，以分別在所述柵極電極的相對側上形成一對源極/漏極區。

本發明實施例提供一種集成電路，包括：絕緣體上半導體襯底，包括上覆在絕緣體層上的器件層及位于所述絕緣體層之下的高電阻率層；一對源極/漏極區，位于所述器件層中；柵極介電層，位于所述器件層上且在橫向上位于所述源極/漏極區之間；柵極電極，上覆在所述柵極介電層上；側壁襯墊，沿所述柵極電極的側壁及沿所述器件層的上表面設置；以及側壁間隔件，上覆在所述器件層上，位于所述側壁襯墊的側壁及上表面上，其中所述側壁間隔件具有分別位于所述柵極電極的相對側上的一對區段，其中所述側壁間隔件具有小于約7的介電常數，且其中所述側壁間隔件的所述介電常數大于所述側壁襯墊的介電常數且大于所述絕緣體層的介電常數。

附圖說明

結合附圖閱讀以下詳細說明，會最好地理解本公開的各個方面。應注意，根據本行業中的標準慣例，各種特征并非按比例繪制。事實上，為使論述清晰起見，可任意增大或減小各種特征的尺寸。

圖1例示出具有低介電常數的側壁間隔件的射頻(RF)切換器件的一些實施例的剖視圖。

圖2例示出其中圖1的RF切換器件位于用于RF的全耗盡型(full depletion，FD)絕緣體上半導體(semiconductor-on-insulator，SOI)襯底上的集成電路(IC)的一些實施例的剖視圖。

圖3A到圖3E例示出圖2的IC的一些替代實施例的剖視圖。

圖4例示出上覆在具有低介電常數的側壁間隔件的RF切換器件上的內連結構的一些實施例的剖視圖。