[發(fā)明專利]集成電路及其形成的方法

在審

• 申請?zhí)枺?/td>: 202010522197.0
• 申請日: 2020-06-10
• 公開（公告）號: CN112447523A
• 公開（公告）日: 2021-03-05
• 發(fā)明（設(shè)計(jì)）人: 吳政達(dá)
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 南京正聯(lián)知識產(chǎn)權(quán)代理有限公司 32243
• 代理人: 顧伯興

本公開的各種實(shí)施例涉及一種形成集成電路(IC)的方法。所述方法包括：在襯底之上形成堆疊的柵極電極及柵極電介質(zhì)。在襯底及柵極電極之上沉積側(cè)壁間隔件層，其中側(cè)壁間隔件層對柵極電極的側(cè)壁進(jìn)行襯墊。對側(cè)壁間隔件層實(shí)行回蝕以在柵極電極的側(cè)壁上形成側(cè)壁間隔件?；匚g是使用包含氟化氫的刻蝕劑以小于約8埃每分鐘的刻蝕速率實(shí)行。此外，在側(cè)壁間隔件及柵極電極就位的情況下對襯底進(jìn)行摻雜，以分別在柵極電極的相對側(cè)上形成一對源極/漏極區(qū)。

技術(shù)領(lǐng)域

本發(fā)明實(shí)施例涉及一種集成電路及其形成的方法。

背景技術(shù)

當(dāng)今的集成電路(integrated circuit，IC)包括形成在半導(dǎo)體襯底(例如硅)上的數(shù)以百萬計(jì)或數(shù)以十億計(jì)的半導(dǎo)體器件。IC可根據(jù)應(yīng)用使用許多不同類型的晶體管器件。近年來，蜂窩(cellular)及射頻(radio frequency，RF)器件市場的增長已導(dǎo)致對RF切換器件(RF switch device)需求的顯著增加，智能手機(jī)可例如在其接收鏈中包含10個(gè)或更多個(gè)RF切換器件，以將接收到的信號切換到適當(dāng)?shù)念l帶。

發(fā)明內(nèi)容

本發(fā)明實(shí)施例提供一種形成集成電路的方法，包括：在襯底之上形成堆疊的柵極電極及柵極電介質(zhì)；沉積覆蓋所述襯底及所述柵極電極并進(jìn)一步對所述柵極電極的側(cè)壁進(jìn)行襯墊的側(cè)壁間隔件層；對所述側(cè)壁間隔件層進(jìn)行回蝕以在所述柵極電極的所述側(cè)壁上形成側(cè)壁間隔件，其中所述回蝕是使用包含氟化氫的刻蝕劑以小于約8埃每分鐘的刻蝕速率實(shí)行；以及在所述側(cè)壁間隔件及所述柵極電極就位的情況下對所述襯底進(jìn)行摻雜，以分別在所述柵極電極的相對側(cè)上形成一對源極/漏極區(qū)。

本發(fā)明實(shí)施例提供一種形成集成電路的方法，包括：沉積覆蓋襯底的第一墊層；沉積覆蓋所述第一墊層的第二墊層；使用隔離結(jié)構(gòu)的圖案對所述第一墊層及所述第二墊層進(jìn)行圖案化；在所述第一墊層及所述第二墊層就位的情況下向所述襯底中實(shí)行刻蝕，以形成位于所述襯底中且具有所述圖案的溝槽，其中所述溝槽環(huán)繞器件區(qū)且對所述器件區(qū)進(jìn)行劃分；使用介電材料填充所述溝槽；在所述器件區(qū)上形成堆疊的柵極電極及柵極介電層；沉積覆蓋所述襯底及所述柵極電極并進(jìn)一步對所述柵極電極的側(cè)壁進(jìn)行襯墊的第一介電層，其中所述第一介電層的介電常數(shù)大于所述第一墊層的介電常數(shù)且小于所述第二墊層的介電常數(shù)；對所述第一介電層進(jìn)行回蝕以在所述柵極電極的所述側(cè)壁上形成側(cè)壁間隔件；以及在所述側(cè)壁間隔件及所述柵極電極就位的情況下對所述襯底進(jìn)行摻雜，以分別在所述柵極電極的相對側(cè)上形成一對源極/漏極區(qū)。

本發(fā)明實(shí)施例提供一種集成電路，包括：絕緣體上半導(dǎo)體襯底，包括上覆在絕緣體層上的器件層及位于所述絕緣體層之下的高電阻率層；一對源極/漏極區(qū)，位于所述器件層中；柵極介電層，位于所述器件層上且在橫向上位于所述源極/漏極區(qū)之間；柵極電極，上覆在所述柵極介電層上；側(cè)壁襯墊，沿所述柵極電極的側(cè)壁及沿所述器件層的上表面設(shè)置；以及側(cè)壁間隔件，上覆在所述器件層上，位于所述側(cè)壁襯墊的側(cè)壁及上表面上，其中所述側(cè)壁間隔件具有分別位于所述柵極電極的相對側(cè)上的一對區(qū)段，其中所述側(cè)壁間隔件具有小于約7的介電常數(shù)，且其中所述側(cè)壁間隔件的所述介電常數(shù)大于所述側(cè)壁襯墊的介電常數(shù)且大于所述絕緣體層的介電常數(shù)。

附圖說明

結(jié)合附圖閱讀以下詳細(xì)說明，會(huì)最好地理解本公開的各個(gè)方面。應(yīng)注意，根據(jù)本行業(yè)中的標(biāo)準(zhǔn)慣例，各種特征并非按比例繪制。事實(shí)上，為使論述清晰起見，可任意增大或減小各種特征的尺寸。

圖1例示出具有低介電常數(shù)的側(cè)壁間隔件的射頻(RF)切換器件的一些實(shí)施例的剖視圖。

圖2例示出其中圖1的RF切換器件位于用于RF的全耗盡型(full depletion，F(xiàn)D)絕緣體上半導(dǎo)體(semiconductor-on-insulator，SOI)襯底上的集成電路(IC)的一些實(shí)施例的剖視圖。

圖3A到圖3E例示出圖2的IC的一些替代實(shí)施例的剖視圖。

圖4例示出上覆在具有低介電常數(shù)的側(cè)壁間隔件的RF切換器件上的內(nèi)連結(jié)構(gòu)的一些實(shí)施例的剖視圖。