[發明專利]集成電路及其形成的方法

在審

• 申請號: 202010522197.0
• 申請日: 2020-06-10
• 公開（公告）號: CN112447523A
• 公開（公告）日: 2021-03-05
• 發明（設計）人: 吳政達
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 南京正聯知識產權代理有限公司 32243
• 代理人: 顧伯興

1.一種形成集成電路的方法，包括：

在襯底之上形成堆疊的柵極電極及柵極電介質；

沉積覆蓋所述襯底及所述柵極電極并進一步對所述柵極電極的側壁進行襯墊的側壁間隔件層；

對所述側壁間隔件層進行回蝕以在所述柵極電極的所述側壁上形成側壁間隔件，其中所述回蝕是使用包含氟化氫的刻蝕劑以小于約8埃每分鐘的刻蝕速率實行；以及

在所述側壁間隔件及所述柵極電極就位的情況下對所述襯底進行摻雜，以分別在所述柵極電極的相對側上形成一對源極/漏極區。

2.根據權利要求1所述的形成集成電路的方法，其中所述側壁間隔件層是通過原子層沉積工藝進行沉積。

3.根據權利要求2所述的形成集成電路的方法，其中所述原子層沉積工藝包括在所述襯底及所述柵極電極之上流動六氯乙硅烷、丙烯、雙原子氧及氨。

4.根據權利要求2所述的形成集成電路的方法，其中所述原子層沉積工藝包括在所述襯底及所述柵極電極之上流動六氯乙硅烷及雙原子氧，其中所述原子層沉積工藝還包括在于所述襯底及所述柵極電極之上流動所述六氯乙硅烷之后且在流動所述雙原子氧之前實行拋光工藝。

5.根據權利要求1所述的形成集成電路的方法，還包括：

在所述柵極電極及所述襯底之上沉積側壁襯墊層，其中所述側壁襯墊層設置在所述側壁間隔件層與所述襯底之間，其中所述側壁襯墊層的介電常數小于所述側壁間隔件層的介電常數。

6.根據權利要求5所述的形成集成電路的方法，其中所述回蝕移除所述側壁襯墊層的部分以形成側壁襯墊，其中在所述回蝕期間，所述側壁襯墊層比所述側壁間隔件層被刻蝕得快。

7.一種形成集成電路的方法，包括：

沉積覆蓋襯底的第一墊層；

沉積覆蓋所述第一墊層的第二墊層；

使用隔離結構的圖案對所述第一墊層及所述第二墊層進行圖案化；

在所述第一墊層及所述第二墊層就位的情況下向所述襯底中實行刻蝕，以形成位于所述襯底中且具有所述圖案的溝槽，其中所述溝槽環繞器件區且對所述器件區進行劃分；

使用介電材料填充所述溝槽；

在所述器件區上形成堆疊的柵極電極及柵極介電層；

沉積覆蓋所述襯底及所述柵極電極并進一步對所述柵極電極的側壁進行襯墊的第一介電層，其中所述第一介電層的介電常數大于所述第一墊層的介電常數且小于所述第二墊層的介電常數；

對所述第一介電層進行回蝕以在所述柵極電極的所述側壁上形成側壁間隔件；以及

在所述側壁間隔件及所述柵極電極就位的情況下對所述襯底進行摻雜，以分別在所述柵極電極的相對側上形成一對源極/漏極區。

8.根據權利要求7所述的形成集成電路的方法，其中所述側壁間隔件包含碳氧氮化硅，其中硅是所述側壁間隔件的約30到35原子百分比，碳是所述側壁間隔件的約3到10原子百分比，氮是所述側壁間隔件的約16到20原子百分比，且氧是所述側壁間隔件的約40到45原子百分比。

9.根據權利要求7所述的形成集成電路的方法，其中所述第一介電層是在所述回蝕期間以約5埃每分鐘的速率被刻蝕。

10.一種集成電路，包括：

絕緣體上半導體襯底，包括上覆在絕緣體層上的器件層及位于所述絕緣體層之下的高電阻率層；

一對源極/漏極區，位于所述器件層中；

柵極介電層，位于所述器件層上且在橫向上位于所述源極/漏極區之間；

柵極電極，上覆在所述柵極介電層上；

側壁襯墊，沿所述柵極電極的側壁及沿所述器件層的上表面設置；以及

側壁間隔件，上覆在所述器件層上，位于所述側壁襯墊的側壁及上表面上，其中所述側壁間隔件具有分別位于所述柵極電極的相對側上的一對區段，其中所述側壁間隔件具有小于約7的介電常數，且其中所述側壁間隔件的所述介電常數大于所述側壁襯墊的介電常數且大于所述絕緣體層的介電常數。