[發(fā)明專利]一種在DDR3中基于時(shí)分復(fù)用進(jìn)行讀寫控制的裝置

在審

• 申請(qǐng)?zhí)枺?/td>: 202010517116.8
• 申請(qǐng)日: 2020-06-09
• 公開（公告）號(hào): CN111694775A
• 公開（公告）日: 2020-09-22
• 發(fā)明（設(shè)計(jì)）人: 何春;任躍;李小林;程郁凡
• 申請(qǐng)（專利權(quán)）人: 電子科技大學(xué)
• 主分類號(hào): G06F13/16
• 分類號(hào): G06F13/16
• 代理公司: 電子科技大學(xué)專利中心 51203
• 代理人: 鄒裕蓉

1.一種在DDR3中基于時(shí)分復(fù)用進(jìn)行讀寫控制的裝置，其特征在于，包括時(shí)分復(fù)用模塊、DDR3寫控制狀態(tài)機(jī)模塊、DDR3讀控制狀態(tài)機(jī)模塊和DDR3讀寫數(shù)據(jù)模塊、DDR3讀寫地址模塊及讀寫命令信號(hào)產(chǎn)生模塊；

時(shí)分復(fù)用模塊用于產(chǎn)生各獨(dú)立信號(hào)的專屬讀時(shí)隙和寫時(shí)隙，各路徑信號(hào)的讀、寫時(shí)刻不相關(guān)，讀、寫過程完全獨(dú)立；

DDR3讀、寫控制狀態(tài)機(jī)模塊分別用于控制DDR3的數(shù)據(jù)讀、寫過程；采用狀態(tài)機(jī)的形式；讀控制狀態(tài)機(jī)在各讀時(shí)隙內(nèi)在中生成讀操作使能信號(hào)發(fā)送至DDR3的讀寫數(shù)據(jù)、地址及讀寫命令信號(hào)產(chǎn)生模塊；寫控制狀態(tài)機(jī)在各寫時(shí)隙內(nèi)在生成寫操作使能信號(hào)發(fā)送至DDR3的讀寫數(shù)據(jù)、地址及讀寫命令信號(hào)產(chǎn)生模塊；

DDR3的讀寫數(shù)據(jù)、地址及讀寫命令信號(hào)產(chǎn)生模塊用于完成和DDR3最直接的數(shù)據(jù)交互過程；

DDR3讀寫地址模塊用于，在收到讀或?qū)懖僮魇鼓苄盘?hào)之后，在對(duì)應(yīng)的讀或?qū)憰r(shí)隙內(nèi)，產(chǎn)生讀或?qū)懙刂沸盘?hào)發(fā)送至DDR3的IP核；

DDR3讀寫數(shù)據(jù)模塊用于，在收到讀或?qū)懖僮魇鼓苄盘?hào)之后，在對(duì)應(yīng)的讀或?qū)憰r(shí)隙內(nèi)，根據(jù)讀或?qū)懨羁刂菩盘?hào)和讀或?qū)懙刂沸盘?hào)，通過DDR3的IP核實(shí)現(xiàn)DDR3對(duì)應(yīng)的讀或?qū)懙刂飞系臄?shù)據(jù)讀出或?qū)懭耄?/p>

讀寫命令信號(hào)產(chǎn)生模塊用于，在收到讀或?qū)懖僮魇鼓苄盘?hào)之后，對(duì)應(yīng)的讀或?qū)憰r(shí)隙內(nèi)，產(chǎn)生DD3的讀或?qū)懨钚盘?hào)并發(fā)送至DDR3的IP核。

2.如權(quán)利要求1所述裝置，其特征在于，時(shí)分復(fù)用模塊根據(jù)獨(dú)立信號(hào)數(shù)量，信號(hào)的存儲(chǔ)方式，信號(hào)的數(shù)據(jù)幀長(zhǎng)度，綜合考慮系統(tǒng)所需最小吞吐量和延遲時(shí)間產(chǎn)生各獨(dú)立信號(hào)的專屬讀時(shí)隙和寫時(shí)隙；專屬讀時(shí)隙和寫時(shí)隙不低于系統(tǒng)所需要的最小吞吐量。