[發明專利]一種在DDR3中基于時分復用進行讀寫控制的裝置

在審

• 申請號: 202010517116.8
• 申請日: 2020-06-09
• 公開（公告）號: CN111694775A
• 公開（公告）日: 2020-09-22
• 發明（設計）人: 何春;任躍;李小林;程郁凡
• 申請（專利權）人: 電子科技大學
• 主分類號: G06F13/16
• 分類號: G06F13/16
• 代理公司: 電子科技大學專利中心 51203
• 代理人: 鄒裕蓉

1.一種在DDR3中基于時分復用進行讀寫控制的裝置，其特征在于，包括時分復用模塊、DDR3寫控制狀態機模塊、DDR3讀控制狀態機模塊和DDR3讀寫數據模塊、DDR3讀寫地址模塊及讀寫命令信號產生模塊；

時分復用模塊用于產生各獨立信號的專屬讀時隙和寫時隙，各路徑信號的讀、寫時刻不相關，讀、寫過程完全獨立；

DDR3讀、寫控制狀態機模塊分別用于控制DDR3的數據讀、寫過程；采用狀態機的形式；讀控制狀態機在各讀時隙內在中生成讀操作使能信號發送至DDR3的讀寫數據、地址及讀寫命令信號產生模塊；寫控制狀態機在各寫時隙內在生成寫操作使能信號發送至DDR3的讀寫數據、地址及讀寫命令信號產生模塊；

DDR3的讀寫數據、地址及讀寫命令信號產生模塊用于完成和DDR3最直接的數據交互過程；

DDR3讀寫地址模塊用于，在收到讀或寫操作使能信號之后，在對應的讀或寫時隙內，產生讀或寫地址信號發送至DDR3的IP核；

DDR3讀寫數據模塊用于，在收到讀或寫操作使能信號之后，在對應的讀或寫時隙內，根據讀或寫命令控制信號和讀或寫地址信號，通過DDR3的IP核實現DDR3對應的讀或寫地址上的數據讀出或寫入；

讀寫命令信號產生模塊用于，在收到讀或寫操作使能信號之后，對應的讀或寫時隙內，產生DD3的讀或寫命令信號并發送至DDR3的IP核。

2.如權利要求1所述裝置，其特征在于，時分復用模塊根據獨立信號數量，信號的存儲方式，信號的數據幀長度，綜合考慮系統所需最小吞吐量和延遲時間產生各獨立信號的專屬讀時隙和寫時隙；專屬讀時隙和寫時隙不低于系統所需要的最小吞吐量。