[發明專利]一種多芯片混合封裝抗發熱、磁場的方法

在審

• 申請號: 202010517060.6
• 申請日: 2020-06-09
• 公開（公告）號: CN111710653A
• 公開（公告）日: 2020-09-25
• 發明（設計）人: 李威;韓金龍
• 申請（專利權）人: 格物感知（深圳）科技有限公司
• 主分類號: H01L23/29
• 分類號: H01L23/29;H01L23/31;H01L23/373;H01L23/552;H01L25/065
• 代理公司: 蘇州通途佳捷專利代理事務所(普通合伙) 32367
• 代理人: 李陽

本發明公開了一種多芯片混合封裝抗發熱、磁場的方法，涉及一種芯片領域，包括如下步驟：步驟一：將多個芯片貼放在載板或管殼上；步驟二：將第一膠水涂抹在載板或管殼中；步驟三：將載板或管殼放在烤箱中烘烤；步驟四：將載板或管殼放置到離子清洗機中清洗；步驟五：將步驟四中得到載板或管殼上的芯片放置到鍵合機的加熱平臺上，先將芯片和芯片之間采用自動植球，然后使用金屬線進行各芯片和芯片之間的鍵合，最后使用金屬線將芯片和載板或管殼進行電性連接；步驟六：在步驟五中得到的載板或管殼中的芯片與芯片之間使用有機環氧樹脂筑起圍壩；步驟七：在圍壩和芯片之間填充第二膠水；步驟八：將步驟七中得到的產品放入烤箱中烘烤。

技術領域

本發明涉及一種芯片領域，特別涉及一種多芯片混合封裝抗發熱、磁場的方法。

背景技術

1)單一的芯片封裝功能單一，集成密度低，且如需多種功能就需采用多個不同的封裝模塊，會占用很大的地方，增加尺寸和封裝重量；2)為了解決單一的芯片集成度和功能不夠完善的問題，需把多個高集成度、高性能、高可靠性的芯片封裝在一處以達到更高更豐富的功能并減小最終封裝件及系統的尺寸和重量、減少故障提高可靠性、使用更短和負載更輕的信號線增加速度并使系統具有良好的熱性能；3)隨著多芯片的封裝于一處，芯片之間會因為產生熱量與磁場而相互影響。

發明內容

本發明解決的技術問題是提供一種能夠制作高集成度、高性能、高可靠性且不受熱量和磁場影響的多芯片混合封裝的多芯片混合封裝抗發熱、磁場的方法。

本發明解決其技術問題所采用的技術方案是：一種多芯片混合封裝抗發熱、磁場的方法，包括如下步驟：

步驟一：確認芯片的貼放形式并將多個芯片貼放在載板或管殼上得到貼芯片的載板或管殼；

步驟二：將第一膠水涂抹在步驟一中得到的貼芯片的載板或管殼中，使得芯片貼合在載板或管殼上得到貼片好的載板或管殼；

步驟三：將步驟二中得到的貼片好的載板或管殼放在烤箱中烘烤得到第一膠水凝固的載板或管殼；

步驟四：將步驟三中的得到的第一膠水凝固的載板或管殼放置到離子清洗機中清洗去除異物或污染得到清潔的載板或管殼，便于步驟五中更好的鍵合；

步驟五：將步驟四中得到的清潔的載板或管殼上的芯片放置到鍵合機的加熱平臺上，先將芯片和芯片之間采用自動植球，然后使用金屬線進行各芯片和芯片之間的鍵合，最后使用金屬線將芯片和載板或管殼進行電性連接得到電性連接的載板或管殼；

步驟六：在步驟五中得到的電性連接的載板或管殼中的芯片與芯片之間使用有機環氧樹脂筑起圍壩，得到含有圍壩的載板或管殼，所述圍壩可以起到分離隔絕作用，使不同的芯片劃分不同的位置區域，可以避免因建模造成的時間過長和成本過高而引起的對研發形成的等待周期過長，所述圍壩可以吸收或阻隔各器件間熱量與磁場輻射，從而避免了因熱量和磁場的傳遞所引起的對不同芯片間的功能性的影響；

步驟七：在步驟六中得到的含有圍壩的載板或管殼上的圍壩和芯片之間填充第二膠水得到封裝完成的產品，填充的第二膠水可以吸收或阻隔各器件間熱量與磁場輻射，從而避免了因熱量和磁場的傳遞所引起的對不同芯片間的功能性的影響，同時因第二膠水具有軟質彈性的功能，所以對內部可以起到對產品抗震保護的作用，載板或管殼內部采用第二膠水封閉保護，可以起到減少因外部環境的變化產生的干擾。

步驟八：將步驟七中得到的封裝完成的產品放入烤箱中烘烤。

進一步的是：所述步驟三中烘烤的溫度為245-255°。

進一步的是：所述步驟三中的烘烤時間為60min±10min。

進一步的是：所述步驟八中烘烤的溫度為150-155°。

進一步的是：所述步驟八中的烘烤時間為30min±10min。