[發明專利]GOA電路及顯示面板

有效

• 申請號: 202010517010.8
• 申請日: 2020-06-09
• 公開（公告）號: CN111710305B
• 公開（公告）日: 2021-09-24
• 發明（設計）人: 胡曉斌
• 申請（專利權）人: 深圳市華星光電半導體顯示技術有限公司
• 主分類號: G09G3/3266
• 分類號: G09G3/3266
• 代理公司: 深圳紫藤知識產權代理有限公司 44570
• 代理人: 徐世俊

本發明提供一種GOA電路及顯示面板，在電路結構上，減少了反相器所需的薄膜晶體管，晶體管數量進行縮減，可以有效縮減GOA區域所占面積，有利于縮減面板的邊框尺寸；所述GOA電路中薄膜晶體管的柵極都由未經衰減的時鐘信號控制，可以避免因薄膜晶體管閾值電壓漂移引起的級傳信號衰減導致的失效。

技術領域

本發明涉及顯示技術領域，特別是一種GOA電路及顯示面板。

背景技術

GOA(Gate Driver on Array，陣列基板行驅動)技術有利于顯示屏窄邊框的設計，并且降低成本，得到廣泛的研究和應用。

圖1所示是常見的單級GOA電路。圖2為GOA電路時序圖。在GOA電路中，長期工作后薄膜晶體管閾值電壓漂移，導致輸出信號ST(N)、Q(N)及G(N)產生衰減；其中，柵極被衰減信號所控制的薄膜晶體管(如圖1中的T11、T31、T41、T25、T52、T54)的導通狀態和關閉狀態會進一步惡化，從而導致其輸出信號進一步衰減。這種不穩定狀態會形成惡性循環，導致GOA電路失效。為了提高電路可靠性，會增加由圖1中薄膜晶體管(T51、T52、T53、T54)所構成的反相器及節點電壓維持薄膜晶體管(T42、T26、T32)。但是這一方面增加了很多薄膜晶體管，使得GOA電路所占面積變大，面板的邊框加寬；另一方面構成反相器的T52與T54的柵極也是由衰減信號Q(N)所控制，仍然存在圖1中KN節點與Q(N)節點的電位競爭所產生的惡性循環，容易導致失效。

發明內容

本發明的目的是，提供一種GOA電路，用以減少GOA電路的薄膜晶體管數量的同時提高GOA電路的穩定性。

本發明提供一種GOA電路，包括級聯的多個GOA電路單元，其中第n級GOA電路單元包括：上拉控制電路單元(101)、上拉電路單元(102)、下傳電路單元(103)、下拉電路單元(104)、以及電容(Cb)；其中，所述上拉控制電路單元(101)、所述上拉電路單元(102)、所述下傳電路單元(103)、所述下拉電路單元(104)、所述下拉維持電路單元以及電容(Cb)均電連接至第一節點Q(n)；所述上拉電路單元(101)分別接入第n-1級GOA電路單元的時鐘信號(CKN-1)、起始觸發信號(STV)或所述第n-1級GOA電路單元的級傳信號(STN-1)，用以將電路中第一節點Q(n)充電到高電位；所述上拉電路單元(102)接入時鐘信號(CKN)，用以將第n級GOA電路單元的輸出信號(GN)拉高到所述時鐘信號(CKN)的高電位；所述下傳電路單元(103)接入所述時鐘信號(CKN)并輸出第n級GOA電路單元的級傳信號(STN)，用以控制第n+1級的GOA單元的上拉控制電路單元的打開或關閉；所述下拉電路單元(104)分別接入所述第n+2級GOA電路單元的時鐘信號(CKN+2)、第一低電位直流信號(VSSQ)以及第二低電位直流信號(VSSG)，用以拉低所述第一節點Q(n)預充電、所述第n級GOA電路單元的級傳信號(STN)以及所述第n級的掃描驅動信號G(n)的電位至低電位；所述電容(Cb)用以提供并維持所述第一節點Q(n)預充電的電位，所述電容的連接所述第n級GOA電路單元的輸出信號(GN)；

所述第一低電位直流信號(VSSQ)的電位與所述起始觸發信號(STV)的低電位相同；

所述第二低電位直流信號(VSSG)的電位高于所述第一低電位直流信號(VSSQ)電位。

進一步地，所述上拉控制電路單元(101)包括：

第一薄膜晶體管(T11)，所述第一薄膜晶體管(T11)的柵極連接第n-1級GOA電路單元的時鐘信號(CKN-1)，所述第一薄膜晶體管(T11)的漏極連接起始觸發信號(STV)或所述第n-1級GOA電路單元的級傳信號(STN-1)，所述第一薄膜晶體管(T11)的源極連接第一節點(QN)。

進一步地，所述上拉電路單元(102)包括：