[發明專利]非易失性存儲器件

在審

• 申請號: 202010516756.7
• 申請日: 2020-06-09
• 公開（公告）號: CN112071854A
• 公開（公告）日: 2020-12-11
• 發明（設計）人: 鄭光泳;金鐘源;孫榮晥;韓智勛
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/1157
• 分類號: H01L27/1157;H01L27/11582
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 王新華

一種非易失性存儲器件包括：模制結構，包括交替地堆疊在襯底上的多個絕緣圖案和多個柵電極；半導體圖案，穿透模制結構并接觸襯底；第一電荷存儲膜；以及與第一電荷存儲膜分隔開的第二電荷存儲膜。第一電荷存儲膜和第二電荷存儲膜設置在每個柵電極與半導體圖案之間。每個柵電極包括分別從柵電極的側表面向內凹陷的第一凹部和第二凹部。第一電荷存儲膜填充第一凹部的至少一部分，第二電荷存儲膜填充第二凹部的至少一部分。

技術領域

本公開的示范性實施方式涉及一種非易失性存儲器件以及制造該非易失性存儲器件的方法。更具體地，本公開的示范性實施方式涉及包括被隔離的電荷存儲膜的非易失性存儲器件以及制造該非易失性存儲器件的方法。

背景技術

半導體存儲器件是使用半導體材料(諸如，例如硅(Si)、鍺(Ge)、砷化鎵(GaAs)或磷化銦(InP))實現的存儲器件。半導體存儲器件可以被分類為易失性存儲器件和非易失性存儲器件。

易失性存儲器件是其存儲的數據在失去電力時丟失的存儲器件。易失性存儲器件可以包括例如靜態RAM(SRAM)、動態RAM(DRAM)和同步DRAM(SDRAM)。非易失性存儲器件是即使在其被斷電時也保留其存儲的數據的存儲器件。非易失性存儲器件可以包括例如快閃存儲器件、只讀存儲器(ROM)、可編程ROM(PROM)、電可編程ROM(EPROM)、電可擦除可編程ROM(EEPROM)、電阻式存儲器件(例如相變RAM(PRAM))、鐵電RAM(FRAM)和電阻RAM(RRAM)。

為了滿足客戶對更好的性能和更低的成本的需求，非易失性存儲器件的集成密度在不斷增大。然而，在二維(2D)或平面存儲器件中，集成密度由單位存儲單元占據的面積確定(并因此受該面積限制)。因此，近年來，已經發展了具有單位存儲單元的垂直布置的三維(3D)存儲器件。

發明內容

本公開的示范性實施方式提供具有提高的集成密度的非易失性存儲器件，該非易失性存儲器件包括每條字線(per word line)形成兩個電荷存儲膜。

本公開的示范性實施方式還提供一種用于制造具有提高的集成密度的非易失性存儲器件的方法，該方法包括每條字線形成兩個電荷存儲膜。

根據本公開的一示范性實施方式，一種非易失性存儲器件包括：模制結構，包括交替地堆疊在襯底上的多個絕緣圖案和多個柵電極；半導體圖案，穿透模制結構并接觸襯底；第一電荷存儲膜；以及第二電荷存儲膜。第二電荷存儲膜與第一電荷存儲膜分隔開。第一電荷存儲膜和第二電荷存儲膜設置在每個柵電極與半導體圖案之間。每個柵電極包括分別從柵電極的側表面向內凹陷的第一凹部(first recess)和第二凹部。第一電荷存儲膜填充第一凹部的至少一部分，第二電荷存儲膜填充第二凹部的至少一部分。

根據本公開的一示范性實施方式，一種非易失性存儲器件包括模制結構，該模制結構包括交替地堆疊在襯底上的多個絕緣圖案和多個柵電極。每個柵電極包括順序地堆疊的第一部分至第三部分。該非易失性存儲器件還包括：半導體圖案，穿透模制結構并接觸襯底；第一電荷存儲膜，設置在第一部分和半導體圖案之間；以及第二電荷存儲膜，設置在第三部分和半導體圖案之間。與第二部分的側表面相比第一部分的側表面進一步延伸到第一部分中，與第二部分的側表面相比第三部分的側表面進一步延伸到第三部分中。

根據本公開的一示范性實施方式，一種非易失性存儲器件包括：模制結構，包括順序地堆疊在襯底上的第一絕緣圖案、柵電極和第二絕緣圖案；半導體圖案，穿過模制結構并接觸襯底；第一電荷存儲膜；以及與第一電荷存儲膜分隔開的第二電荷存儲膜。第一電荷存儲膜和第二電荷存儲膜設置在柵電極與半導體圖案之間。柵電極包括第一凹部和第二凹部，與第一絕緣圖案的側表面相比該第一凹部進一步延伸到柵電極中，與第二絕緣圖案的側表面相比該第二凹部進一步延伸到柵電極中。第一電荷存儲膜填充第一凹部的至少一部分，第二電荷存儲膜填充第二凹部的至少一部分。