[發明專利]半導體器件及其制作方法

有效

• 申請號: 202010516053.4
• 申請日: 2020-06-09
• 公開（公告）號: CN111696984B
• 公開（公告）日: 2023-06-23
• 發明（設計）人: 韓廣濤
• 申請（專利權）人: 杰華特微電子股份有限公司
• 主分類號: H01L27/07
• 分類號: H01L27/07;H01L29/06;H01L21/8249;G03F1/80
• 代理公司: 北京成創同維知識產權代理有限公司 11449
• 代理人: 馬陸娟

公開了一種半導體器件及其制作方法，其在襯底上制作深阱區，在深阱區上表面采用兩塊光刻版制作出具有兩類導電類型的第一阱區、第二阱區、第三阱區和第四阱區，在深阱區中制作有連接第一阱區和第三阱區并包圍第二阱區的埋層，第一阱區和第四阱區及其中的摻雜區構成源漏，形成DEMOS器件，第一阱區、埋層、第三阱區為第二導電類型摻雜，與被其分隔的第一導電類型摻雜的第二阱區和深阱區構成寄生JFET器件，寄生JFET器件可提升DEMOS器件的耐壓，實現DEMOS器件的更高耐壓的擴展，其中，制作第一阱區至第四阱區的步驟僅采用兩塊光刻版，與傳統BCD工藝相比無額外光刻版的使用，在不增加成本的情況下實現DEMOS器件的更高耐壓的擴展。

技術領域

本發明涉及半導體技術領域，特別涉及一種半導體器件及其制作方法。

背景技術

BCD(Bipolar-CMOS-DMOS)技術是一種能夠將Bipolar（雙極）、CMOS（Complementary?Metal?Oxide?Semiconductor，互補金屬氧化物半導體）和DMOS（double-dif?fused?MOSFET，雙擴散金屬氧化物半導體場效應管）器件同時集成在單芯片上的集成工藝技術。

在傳統高壓BCD工藝中，提供不同電壓規則的MOS（Metal?Oxide?Semiconductor，金屬氧化物半導體）器件，包括低壓CMOS器件、DEMOS（drain-extended?MOS，中壓MOS）器件和高壓LDMOS（Lateral?double?diffusion?MOS，橫向雙擴散金屬氧化物半導體場效應管），其中，可以在低壓CMOS中擴展一定的耐壓性，以實現DEMOS的擴展設計。

隨著技術的發展，需求更高耐壓的DEMOS，按照傳統的BCD工藝進行擴展需求增加光刻版，而光刻版對應著生產成本，從而傳統BCD工藝的更高耐壓的DEMOS的擴展增加了工藝成本，進而增加了單顆芯片的成本。

發明內容

鑒于上述問題，本發明的目的在于提供一種半導體器件及其制作方法，從而控制光刻版數量成本的情況下，實現DEMOS的更高耐壓的擴展。

根據本發明的一方面，提供一種半導體器件，其特征在于，包括：

襯底；

深阱區，位于所述襯底上，為第一導電類型摻雜；

依次線性設置在所述深阱區上表面的第一阱區、第二阱區、第三阱區和第四阱區，所述第一阱區和所述第三阱區為第二導電類型摻雜，所述第二阱區和所述第四阱區為第一導電類型摻雜；

埋層，位于所述深阱區中，為第二導電類型摻雜，所述埋層與所述第一阱區和所述第三阱區連接，并與所述第一阱區和所述第三阱區包圍所述第二阱區；

第一摻雜區，位于所述第一阱區中，為第一導電類型摻雜；

第二摻雜區，位于所述第二阱區中，為第二導電類型摻雜；

第三摻雜區，位于所述第四阱區中，為第一導電類型摻雜；

第四摻雜區，位于所述第四阱區中，為第二導電類型摻雜，所述第四摻雜區較所述第三摻雜區遠離所述第一摻雜區；

柵極結構，覆蓋在所述第三阱區和所述第四阱區上，

其中，所述第一摻雜區、所述第二摻雜區、所述第三摻雜區和所述第四摻雜區均電引出。

可選地，所述第一阱區為漂移區。

可選地，所述第三阱區為漂移區。

可選地，所述深阱區為N型摻雜，所述襯底為P型襯底。

可選地，所述深阱區為P型摻雜，所述襯底為N型襯底。

根據本發明的另一方面，提供一種半導體器件的制作方法，其特征在于，包括：