[發明專利]三維半導體存儲器裝置

在審

• 申請號: 202010511335.5
• 申請日: 2020-06-08
• 公開（公告）號: CN112447748A
• 公開（公告）日: 2021-03-05
• 發明（設計）人: 金燦鎬;樸珠用;邊大錫
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/11529
• 分類號: H01L27/11529;H01L27/11556;H01L27/11573;H01L27/11582
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 劉美華;韓芳

1.一種三維半導體存儲器裝置，所述三維半導體存儲器裝置包括第一芯片和堆疊在第一芯片上的第二芯片，

其中，第一芯片包括：

第一基底，包括第一外圍電路區域和第二外圍電路區域；

第一接觸插塞，位于第一基底的第一外圍電路區域上；

第二接觸插塞，位于第一基底的第二外圍電路區域上；以及

第一無源器件，位于第二接觸插塞上并且電連接到第二接觸插塞，

其中，第二芯片包括：

第二基底，設置在第一芯片上，第二基底包括單元陣列區域和接觸區域，所述單元陣列區域和所述接觸區域分別與第一芯片的第二外圍電路區域和第一外圍電路區域豎直地疊置；

柵電極，堆疊在第二基底的單元陣列區域和接觸區域上，并且設置在第一芯片與第二芯片的第二基底之間；以及

單元接觸插塞，設置在第二基底的接觸區域上和柵電極的端部上，并且連接到第一接觸插塞，

其中，第一無源器件豎直地位于柵電極與第二接觸插塞之間，并且包括第一接觸線。

2.根據權利要求1所述的三維半導體存儲器裝置，其中，第一芯片還包括位于第一接觸插塞上的第二接觸線，

第二芯片還包括位于單元接觸插塞上的第三接觸線，并且

第二接觸線接觸第三接觸線。

3.根據權利要求1所述的三維半導體存儲器裝置，其中，第一無源器件包括多條第一接觸線，

所述多條第一接觸線設置在第二接觸插塞上并且彼此水平分隔開，并且

所述多條第一接觸線構成電容器的電極。

4.根據權利要求1所述的三維半導體存儲器裝置，其中，第一無源器件物理地接觸第二芯片并且電連接到第一芯片，并且

第一無源器件在其接觸第二芯片的位置處與第二芯片電斷開。

5.根據權利要求1所述的三維半導體存儲器裝置，其中，第二芯片還包括：

第二接觸線，設置在第一無源器件上并且接觸第一無源器件的第一表面；以及

第三接觸線，位于單元接觸插塞上，

其中，第三接觸線將第一芯片與第二芯片彼此電連接，并且

其中，第二接觸線電連接到第一芯片并且與第二芯片電斷開。

6.根據權利要求1所述的三維半導體存儲器裝置，其中，第一芯片還包括位于第一基底的第二外圍電路區域上的晶體管，

晶體管包括外圍柵電極和源極/漏極區，所述源極/漏極區設置在第一基底的位于外圍柵電極的兩側處的部分中，并且

第二接觸插塞電連接到源極/漏極區和外圍柵電極中的至少一者。

7.根據權利要求1所述的三維半導體存儲器裝置，其中，第一基底還包括第三外圍電路區域，

第二基底還包括外部區域，所述外部區域與第三外圍電路區域豎直地疊置并且被柵電極暴露，

第一芯片還包括：

晶體管，位于第一基底的第三外圍電路區域上；

第三接觸插塞，連接到晶體管；以及

第二無源器件，設置在第三接觸插塞上并且電連接到第三接觸插塞，其中，

第二無源器件包括第二接觸線。

8.根據權利要求7所述的三維半導體存儲器裝置，其中，第二無源器件的表面與第一無源器件的表面共面。

9.根據權利要求1所述的三維半導體存儲器裝置，其中，第一基底還包括第三外圍電路區域，

第二基底還包括：外部區域，與第三外圍電路區域豎直地疊置并且被柵電極暴露；共源區域，設置在第二基底的外部區域中，

第一芯片包括：

晶體管，位于第一基底的第三外圍電路區域上；

第三接觸插塞，連接到晶體管；以及

第二接觸線，設置在第三接觸插塞上并且連接到第三接觸插塞，

第二芯片包括：

共源接觸件，位于第二基底的外部區域上；以及

第三接觸線，設置在共源接觸件上并且連接到共源接觸件，并且

當在平面圖中觀看時，第三接觸線與第二接觸線未對齊。