[發明專利]一種晶圓級封裝方法

在審

• 申請號: 202010501967.3
• 申請日: 2020-06-04
• 公開（公告）號: CN111554585A
• 公開（公告）日: 2020-08-18
• 發明（設計）人: 張文斌
• 申請（專利權）人: 廈門通富微電子有限公司
• 主分類號: H01L21/56
• 分類號: H01L21/56;H01L23/31;H01L23/498
• 代理公司: 深圳市威世博知識產權代理事務所(普通合伙) 44280
• 代理人: 黎堅怡

本申請公開了一種晶圓級封裝方法，該方法包括：將包括多個芯片的晶圓設置在承載片上，每個芯片的功能面上設置有多個焊盤，且每個芯片的功能面朝向承載片；在晶圓遠離承載片的一側形成多個第一凹槽，分屬于不同芯片的相鄰的至少兩個焊盤具有從同一個第一凹槽中露出區域；在晶圓遠離承載片的一側以及第一凹槽內形成再布線層，再布線層與從第一凹槽中露出的焊盤電連接。通過上述方式，本申請在開設第一凹槽時，第一凹槽橫跨兩個芯片上相鄰的焊盤，第一凹槽的尺寸較大能夠降低開設凹槽時對精度的要求，減小了芯片在加工過程中斷裂的風險。

技術領域

本申請涉及半導體器件技術領域，特別是涉及一種晶圓級封裝方法。

背景技術

晶圓級封裝(WLP，Wafer Level Package)的一般定義為直接在晶圓上進行大多數或是全部的封裝測試程序，之后再進行切割制成單顆組件。其主要應用于手機放大器與前端模塊、CMOS圖像傳感器等各式半導體產品。

在進行晶圓級封裝時，有些芯片需要在芯片背面上開設通孔并將芯片正面的信號從通孔內引到芯片的背面，對于這類芯片，由于開設通孔的尺寸小，工藝較復雜且難度較大，在封裝制備過程中容易出現裂片等問題，芯片的良品率較低。

發明內容

本申請主要解決的技術問題是提供一種晶圓級封裝方法，在開設第一凹槽時，第一凹槽橫跨兩個芯片上相鄰的焊盤，第一凹槽的尺寸較大能夠降低開設凹槽時對精度的要求，減小芯片在加工過程中斷裂的風險

為解決上述技術問題，本申請采用的一個技術方案是：提供一種晶圓級封裝方法，該晶圓級封裝方法包括：

將包括多個芯片的晶圓設置在承載片上，每個所述芯片的功能面上設置有多個焊盤，且每個所述芯片的所述功能面朝向所述承載片；在所述晶圓遠離所述承載片的一側形成多個第一凹槽，分屬于不同芯片的相鄰的至少兩個所述焊盤具有從同一個所述第一凹槽中露出區域；在所述晶圓遠離所述承載片的一側以及所述第一凹槽內形成再布線層，所述再布線層與從所述第一凹槽中露出的所述焊盤電連接。

其中，所述在所述晶圓遠離所述承載片的一側形成多個第一凹槽，包括：利用蝕刻工藝在所述晶圓遠離所述承載片的一側形成多個所述第一凹槽，且所述焊盤從所述第一凹槽中露出的區域面積超過所述焊盤面積的一半。

其中，所述將包括多個芯片的晶圓設置在承載片上，包括：利用鍵合膠將所述多個芯片的所述功能面與所述承載片固定連接；研磨所述晶圓遠離所述承載片的一側以使所述晶圓的厚度減小。

其中，所述在所述晶圓遠離所述承載片的一側以及所述第一凹槽內形成再布線層之前包括：在所述晶圓遠離所述承載片的一側形成絕緣層，所述絕緣層對應所述第一凹槽的位置設置有第一開口，所述第一凹槽位置處的所有所述焊盤包括從所述第一開口中露出的部分；所述在所述晶圓遠離所述承載片的一側以及所述第一凹槽內形成再布線層，包括：在所述絕緣層和從所述絕緣層中露出的所述焊盤表面形成所述再布線層。

其中，所述第一開口的寬度小于所述第一凹槽的寬度，所述絕緣層覆蓋所述晶圓遠離所述承載片的一側以及所述第一凹槽的側壁，所述再布線層與從所述第一開口中露出的所述焊盤的表面電連接。

其中，所述在所述晶圓遠離所述承載片的一側以及所述第一凹槽內形成再布線層之后，包括：在所述再布線層上形成保護層，所述保護層覆蓋所述再布線層以及未被所述再布線層覆蓋的所述焊盤；在所述保護層表面形成第二開口，所述再布線層從所述第二開口中露出；在所述第二開口內形成焊球。

其中，所述在所述第二開口內形成焊球之后，還包括：在所述承載片設置有所述晶圓一側形成第一塑封層，所述焊球從所述第一塑封層中露出；切割掉相鄰所述芯片之間的部分所述承載片、所述晶圓以及所述第一塑封層。

其中，所述在所述第二開口內形成焊球之后，還包括：切割掉相鄰所述芯片之間的部分所述承載片以及所述晶圓，以獲得包含單顆所述芯片的芯片封裝體。