[發(fā)明專利]一種多路并行CAN轉(zhuǎn)以太網(wǎng)的方法及系統(tǒng)

在審

• 申請?zhí)枺?/td>: 202010500760.4
• 申請日: 2020-06-04
• 公開（公告）號: CN111654424A
• 公開（公告）日: 2020-09-11
• 發(fā)明（設(shè)計）人: 葉杰
• 申請（專利權(quán)）人: 武漢匯博鴻通電氣有限公司
• 主分類號: H04L12/40
• 分類號: H04L12/40;H04L12/42
• 代理公司: 湖北天領(lǐng)艾匹律師事務(wù)所 42252
• 代理人: 程明

1.一種多路并行CAN轉(zhuǎn)以太網(wǎng)的方法，其特征在于：包括如下步驟：通過多塊控制芯片處理CAN總線通信，每條CAN總線連接20個監(jiān)控節(jié)點，控制芯片采用SPI接口實現(xiàn)CAN總線并網(wǎng)，選用一塊可編程邏輯器件實現(xiàn)3路SPI并網(wǎng)設(shè)計，在數(shù)據(jù)輸出端采用并口總線與上一級芯片通信。

2.根據(jù)權(quán)利要求1所述的一種多路并行CAN轉(zhuǎn)以太網(wǎng)的方法，其特征在于：所述控制芯片采用ARM芯片，所述控制芯片用于將CAN總線子網(wǎng)數(shù)據(jù)傳輸?shù)絊PI接口。

3.根據(jù)權(quán)利要求1或2所述的一種多路并行CAN轉(zhuǎn)以太網(wǎng)的系統(tǒng)，其特征在于：包括以太網(wǎng)、可編程邏輯器件和ARM芯片；

所述ARM芯片包括ARM1芯片、ARM2芯片、ARM3芯片和ARM4芯片，所述ARM1芯片、ARM2芯片和ARM3芯片中每一個芯片將4條CAN總線的子網(wǎng)數(shù)據(jù)到SPI接口，每條CAN總線連接20個監(jiān)控節(jié)點；

所述可編程邏輯器件通過三個SPI接口分別與ARM1芯片、ARM2芯片和ARM3芯片連接通信，所述可編程邏輯器件與ARM4芯片采用地址數(shù)據(jù)總線形式通信，所述ARM4以以太網(wǎng)的接口與工控機(jī)通訊。

4.根據(jù)權(quán)利要求3所述的一種多路并行CAN轉(zhuǎn)以太網(wǎng)的系統(tǒng)，其特征在于：還包括靜態(tài)隨機(jī)存取存儲器，所述靜態(tài)隨機(jī)存取存儲器用于存儲CAN總線收集到的數(shù)據(jù)。

5.根據(jù)權(quán)利要求3所述的一種多路并行CAN轉(zhuǎn)以太網(wǎng)的系統(tǒng)，其特征在于：還包括數(shù)據(jù)采集模塊，所述數(shù)據(jù)采集模塊利用上位機(jī)通過網(wǎng)口下發(fā)指令給CAN信息采集卡，經(jīng)過協(xié)議轉(zhuǎn)換最后通過CAN總線傳遞給綜合測量裝置。

6.根據(jù)權(quán)利要求3所述的一種多路并行CAN轉(zhuǎn)以太網(wǎng)的系統(tǒng)，其特征在于：還包括節(jié)點工作狀態(tài)顯示模塊，當(dāng)CAN智能節(jié)點物理連接不牢靠，沒有接入CAN網(wǎng)絡(luò)時，節(jié)點工作狀態(tài)顯示模塊顯示節(jié)點掉線。

7.根據(jù)權(quán)利要求5所述的一種多路并行CAN轉(zhuǎn)以太網(wǎng)的系統(tǒng)，其特征在于：還包括IO卡，所述IO卡通過CAN接口與CAN信息采集卡通信。

8.根據(jù)權(quán)利要求3所述的一種多路并行CAN轉(zhuǎn)以太網(wǎng)的系統(tǒng)，其特征在于：還包括修改CAN總線波特率模塊，所述修改CAN總線波特率模塊利用上位機(jī)下發(fā)指令給ARM4芯片，ARM4芯片自帶一塊內(nèi)存為4Kb的EEPROM存儲器，ARM4芯片收到上位機(jī)下發(fā)指令，修改EEPROM特定地址的值，然后重新給板卡上電，上電時首先判斷EEPROM存儲器里面存儲波特率的數(shù)值，然后通過兩根引腳將信號傳遞給ARM1芯片、ARM2芯片和ARM3芯片，使其波特率初始化與系統(tǒng)相匹配。