[發明專利]半導體組件及其制造方法

有效

• 申請號: 202010499377.1
• 申請日: 2020-06-04
• 公開（公告）號: CN111613666B
• 公開（公告）日: 2023-04-18
• 發明（設計）人: 李浩;鄭浩寧;張安邦
• 申請（專利權）人: 英諾賽科（珠海）科技有限公司
• 主分類號: H01L29/40
• 分類號: H01L29/40;H01L29/778;H01L21/335
• 代理公司: 北京博思佳知識產權代理有限公司 11415
• 代理人: 林祥

本發明公開一種半導體組件及一種形成半導體組件的方法。所述半導體組件包含襯底、III?V族層、經摻雜III?V族層、柵極接觸、第一場板及第二場板。所述III?V族層設置于所述襯底上。所述經摻雜III?V族層設置于所述III?V族層上。所述柵極接觸直接位于所述經摻雜III?V族層上，所述柵極接觸具有第一側及第二側皆遠離所述經摻雜III?V族層。所述第一場板具有第一側及第二側，所述第一場板的所述第一側較所述第二側更接近所述柵極接觸的所述第二側。所述第二場板具有第一側及第二側，所述第二場板的所述第一側較所述第二側更接近所述柵極接觸的所述第二側。所述第一場板比所述第二場板及所述柵極接觸的所述第一側及所述第二側更靠近所述經摻雜III?V族層。

技術領域

本公開系關于一半導體組件及其制造方法，特別系關于具有場板之一射頻半導體組件及其制造方法。

背景技術

包括直接能隙(direct?bandgap)半導體之組件，例如包括三五族材料或III-V族化合物(Category:III-V?compounds)之半導體組件，由于其特性而可在多種條件或環境(例如不同電壓、頻率)下操作(operate)或運作(work)。

上述半導體組件可包括異質結雙極晶體管(heterojunction?bipolartransistor，HBT)、異質結場效晶體管(heterojunction?field?effect?transistor，HFET)、高電子遷移率晶體管(high-electron-mobility?transistor，HEMT)，或調變摻雜場效晶體管(modulation-doped?FET，MODFET)等。

發明內容

本公開的一些實施例提供一種半導體組件，其包含襯底、III-V族層、經摻雜III-V族層、柵極接觸、第一場板及第二場板。所述III-V族層設置于所述襯底上。所述經摻雜III-V族層設置于所述III-V族層上。所述柵極接觸直接位于所述經摻雜III-V族層上，所述柵極接觸具有第一側及第二側皆遠離所述經摻雜III-V族層。所述第一場板具有第一側及第二側，所述第一場板的所述第一側較所述第二側更接近所述柵極接觸的所述第二側。所述第二場板具有第一側及第二側，所述第二場板的所述第一側較所述第二側更接近所述柵極接觸的所述第二側。所述第一場板比所述第二場板及所述柵極接觸的所述第一側及所述第二側更靠近所述經摻雜III-V族層。

本公開的一些實施例提供一種形成半導體組件的方法。所述方法包括：提供襯底；形成III-V族層于所述襯底上；形成經摻雜III-V族層于所述III-V族層上；形成第一場板，其具有第一側及一第二側；在形成所述第一場板后，形成柵極接觸直接位于所述經摻雜III-V族層上，所述柵極接觸具有第一側及第二側皆遠離所述經摻雜III-V族層，且所述第一場板的所述第一側較所述第二側更接近所述柵極接觸的所述第二側；及在形成所述柵極接觸后，形成第二場板，其具有第一側及第二側，所述第一側較所述第二側更接近所述柵極接觸的所述第二側。

附圖說明

當結合附圖閱讀時，從以下具體實施方式容易理解本公開的各方面。應注意，各個特征可以不按比例繪制。實際上，為了論述清晰起見，可任意增大或減小各種特征的尺寸。

圖1所示為根據本案之某些實施例之一半導體組件之截面圖；

圖2所示為根據本案之某些實施例之一半導體組件之截面圖；

圖3所示為根據本案之某些實施例之一半導體組件之截面圖；

圖4A、圖4B、圖4C、圖4D、圖4E、圖4F、圖4G、圖4H、及圖4I所示為制造根據本案之某些實施例的一半導體組件之若干操作；

圖5A、圖5B、圖5C、圖5D、圖5E、圖5F、圖5G、圖5H、及圖5I所示為制造根據本案之某些實施例的一半導體組件之若干操作。

具體實施方式