[發明專利]半導體裝置及其制造方法

在審

• 申請號: 202010499349.X
• 申請日: 2020-06-04
• 公開（公告）號: CN111613665A
• 公開（公告）日: 2020-09-01
• 發明（設計）人: 章晉漢;張曉燕;胡凱;郝榮暉;馬俊輝
• 申請（專利權）人: 英諾賽科（珠海）科技有限公司
• 主分類號: H01L29/40
• 分類號: H01L29/40;H01L29/778;H01L21/335
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王允方

1.一種半導體裝置，包含：

一襯底；

一第一氮化物半導體層，其設置于所述襯底上且具有一第一能帶間隙(bandgap)；

一第二氮化物半導體層，其設置于所述第一氮化物半導體層上且具有一第二能帶間隙，其中所述第二能帶間隙大于所述第一能帶間隙；

一閘極接觸，其位于所述第二氮化物半導體層上；及

一第一場板，其設置于所述閘極接觸上；

其中所述第一場板具有面對所述襯底的一第一表面、面對所述襯底的一第二表面、及一凸出部，其中所述凸出部具有面對所述襯底的一底部表面，其中所述底部表面位于所述第一表面與所述第二表面之間。

2.根據權利要求1所述的半導體裝置，其中所述底部表面與所述第一表面及所述第二表面中之至少一者不共平面。

3.根據權利要求2所述的半導體裝置，其中所述底部表面與所述第一表面及所述第二表面不共平面。

4.根據權利要求1所述的半導體裝置，其中所述底部表面相較于所述第一表面及所述第二表面更靠近所述襯底。

5.根據權利要求1所述的半導體裝置，其中所述凸出部具有面對所述閘極接觸的一側表面，其中所述側表面連接所述底部表面與所述第一表面。

6.根據權利要求1所述的半導體裝置，其中所述第一場板具有一實質平坦的上表面，其與所述第一表面及所述第二表面相對。

7.根據權利要求1所述的半導體裝置，更包括:

一P型摻雜半導體層，其設置于所述第二氮化物半導體層與所述閘極接觸之間；

其中所述凸出部具有一底部表面面對所述襯底，所述底部表面與所述P型摻雜半導體層之間的一距離介于約100nm至約300nm之間。

8.根據權利要求1所述的半導體裝置，更包括：

一第二場板，其設置于所述第一場板與所述第二氮化物半導體層之間。

9.根據權利要求8所述的半導體裝置，其中所述凸出部位于所述閘極接觸與所述第二場板之間。

10.根據權利要求9所述的半導體裝置，其中所述凸出部相較于所述第二場板更靠近所述閘極接觸。

11.根據權利要求8所述的半導體裝置，其中所述凸出部相較于所述第二場板更靠近所述襯底。

12.根據權利要求8所述的半導體裝置，其中所述第一場板在所述襯底上之一投影面積及所述第二場板在所述襯底上之一投影面積至少部分重迭。

13.根據權利要求8所述的半導體裝置，其中所述第一場板在所述襯底上之一投影面積及所述第二場板在所述襯底上之一投影面積完全重迭。

14.根據權利要求8所述的半導體裝置，更包括：

一第三場板，其設置于所述第二場板與所述第二氮化物半導體層之間。

15.根據權利要求14所述的半導體裝置，其中所述凸出部位于所述閘極接觸與所述第三場板之間。

16.根據權利要求14所述的半導體裝置，其中所述第一場板在所述襯底上之一投影面積及所述第三場板在所述襯底上之一投影面積至少部分重迭。

17.根據權利要求14所述的半導體裝置，其中所述第一場板在所述襯底上之一投影面積及所述第三場板在所述襯底上之一投影面積完全重迭。