[發(fā)明專利]半導(dǎo)體存儲(chǔ)器裝置和控制半導(dǎo)體存儲(chǔ)器裝置的修復(fù)的方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202010498614.2
• 申請(qǐng)日: 2020-06-04
• 公開（公告）號(hào): CN112447253A
• 公開（公告）日: 2021-03-05
• 發(fā)明（設(shè)計(jì)）人: 殷亨來;金東;樸仁勳
• 申請(qǐng)（專利權(quán)）人: 三星電子株式會(huì)社
• 主分類號(hào): G11C29/42
• 分類號(hào): G11C29/42
• 代理公司: 北京銘碩知識(shí)產(chǎn)權(quán)代理有限公司 11286
• 代理人: 史泉;張川緒

1.一種半導(dǎo)體存儲(chǔ)器裝置，所述半導(dǎo)體存儲(chǔ)器裝置包括：

存儲(chǔ)器單元陣列，包括多個(gè)存儲(chǔ)器單元行，所述多個(gè)存儲(chǔ)器單元行中的每個(gè)存儲(chǔ)器單元行包括多個(gè)易失性存儲(chǔ)器單元；

糾錯(cuò)碼引擎；

輸入/輸出門控電路，連接在存儲(chǔ)器單元陣列與糾錯(cuò)碼引擎之間；

錯(cuò)誤信息寄存器；以及

控制邏輯電路，被配置為基于從外部存儲(chǔ)器控制器接收的命令和地址來控制糾錯(cuò)碼引擎、輸入/輸出門控電路和錯(cuò)誤信息寄存器，

其中，輸入/輸出門控電路被配置為向糾錯(cuò)碼引擎提供通過對(duì)所述多個(gè)存儲(chǔ)器單元行的刷新操作而從存儲(chǔ)器單元陣列讀取的碼字，

其中，糾錯(cuò)碼引擎被配置為基于碼字的奇偶校驗(yàn)位對(duì)碼字的主數(shù)據(jù)執(zhí)行糾錯(cuò)碼解碼，并且被配置為響應(yīng)于由于執(zhí)行糾錯(cuò)碼解碼而針對(duì)對(duì)應(yīng)的地址檢測(cè)到可糾正錯(cuò)誤，向控制邏輯電路提供錯(cuò)誤產(chǎn)生信號(hào)，并且

其中，控制邏輯電路被配置為通過基于錯(cuò)誤產(chǎn)生信號(hào)累積具有可糾正錯(cuò)誤的位置信息，來將錯(cuò)誤信息存儲(chǔ)在錯(cuò)誤信息寄存器中。

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器裝置，其中，控制邏輯電路被配置為：

將所述多個(gè)存儲(chǔ)器單元行中的發(fā)生可糾正錯(cuò)誤的候選缺陷存儲(chǔ)器單元行的候選缺陷行地址作為錯(cuò)誤信息存儲(chǔ)在錯(cuò)誤信息寄存器中，以及

響應(yīng)于來自外部存儲(chǔ)器控制器的寄存器讀取命令，控制錯(cuò)誤信息寄存器提供累積在錯(cuò)誤信息寄存器中的錯(cuò)誤信息作為累積錯(cuò)誤信息。

3.根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)器裝置，其中，控制邏輯電路被配置為：當(dāng)通過累積錯(cuò)誤信息而使錯(cuò)誤信息寄存器的存儲(chǔ)空間滿時(shí)，向外部存儲(chǔ)器控制器提供通知信號(hào)。

4.根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)器裝置，所述半導(dǎo)體存儲(chǔ)器裝置還包括：

熔絲電路，被配置為存儲(chǔ)候選缺陷行地址的與候選缺陷行地址的目標(biāo)缺陷行地址對(duì)應(yīng)的替換行地址，

其中，每個(gè)目標(biāo)缺陷行地址包括數(shù)量大于參考數(shù)量的可糾正錯(cuò)誤，并且

其中，熔絲電路被配置為：當(dāng)來自外部存儲(chǔ)器控制器的訪問地址與目標(biāo)缺陷行地址中的一個(gè)匹配時(shí)，通過輸出與目標(biāo)缺陷行地址中的一個(gè)對(duì)應(yīng)的替換行地址來執(zhí)行封裝后修復(fù)操作。

5.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器裝置，其中，控制邏輯電路被配置為：在錯(cuò)誤信息寄存器中存儲(chǔ)所述多個(gè)存儲(chǔ)器單元行中的發(fā)生可糾正錯(cuò)誤的候選缺陷存儲(chǔ)器單元行的候選缺陷行地址、以及與每個(gè)候選缺陷行地址對(duì)應(yīng)的可糾正錯(cuò)誤的數(shù)量。

6.如權(quán)利要求5所述的半導(dǎo)體存儲(chǔ)器裝置，其中，控制邏輯電路被配置為：基于累積在錯(cuò)誤信息寄存器中的錯(cuò)誤信息對(duì)候選缺陷行地址中的至少一個(gè)候選缺陷行地址執(zhí)行運(yùn)行時(shí)修復(fù)操作。

7.根據(jù)權(quán)利要求6所述的半導(dǎo)體存儲(chǔ)器裝置，其中，控制邏輯電路被配置為：通過對(duì)候選缺陷存儲(chǔ)器單元行中的至少一個(gè)候選缺陷存儲(chǔ)器單元行執(zhí)行封裝后修復(fù)操作來執(zhí)行運(yùn)行時(shí)修復(fù)操作，所述至少一個(gè)候選缺陷存儲(chǔ)器單元行包含大于參考數(shù)量的數(shù)量的可糾正錯(cuò)誤。

8.根據(jù)權(quán)利要求5所述的半導(dǎo)體存儲(chǔ)器裝置，其中，控制邏輯電路被配置為：

存儲(chǔ)候選缺陷列地址，其中，針對(duì)每個(gè)候選缺陷行地址發(fā)生可糾正錯(cuò)誤，且

當(dāng)包括候選缺陷列地址的候選缺陷行地址的數(shù)量大于參考數(shù)量時(shí)，對(duì)候選缺陷列地址執(zhí)行封裝后修復(fù)操作。

9.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器裝置，所述半導(dǎo)體存儲(chǔ)器裝置還包括：

至少一個(gè)緩沖器裸片；以及

多個(gè)存儲(chǔ)器裸片，堆疊在至少一個(gè)緩沖器裸片上并且通過多條基底通孔線傳送數(shù)據(jù)，

其中，每個(gè)存儲(chǔ)器裸片包括存儲(chǔ)器單元陣列，并且

其中，所述至少一個(gè)緩沖器裸片包括糾錯(cuò)碼引擎和錯(cuò)誤信息寄存器。