[發明專利]半導體裝置

在審

• 申請號: 202010475223.9
• 申請日: 2020-05-29
• 公開（公告）號: CN112038392A
• 公開（公告）日: 2020-12-04
• 發明（設計）人: 陳則;增岡史仁;原口友樹
• 申請（專利權）人: 三菱電機株式會社
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/739
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 何立波;張天舒

目的在于提供能夠降低半導體裝置的泄漏電流的技術。半導體裝置具有：第4雜質層，其在末端部中的最外周的第2雜質層與第1雜質層之間，以與最外周的第2雜質層連接，但與第1雜質層分離的狀態配置，第4雜質層具有第2導電型，雜質濃度比第2雜質層低；絕緣膜，其配置于末端部的至少一部分之上，在第1雜質層之上具有第1開口部；以及電極，其配置于絕緣膜之上，經由第1開口部而與第1雜質層連接。

技術領域

本發明涉及電力用半導體裝置等半導體裝置。

背景技術

關于具有高耐壓的電力用半導體裝置提出了各種技術。例如在專利文獻1中提出了通過在半導體襯底的表面的末端部配置多個P層而使半導體裝置高耐壓化的技術。

專利文獻1：日本特開2013-38329號公報

但是，在專利文獻1的技術中存在由于泄漏電流較大，因此半導體裝置的斷開狀態的發熱變大，能量的損耗也變大這樣的問題。

發明內容

因此，本發明就是鑒于上述那樣的問題而提出的，提供能夠降低半導體裝置的泄漏電流的技術。

本發明涉及的半導體裝置具有：半導體襯底，其具有規定出了元件部、圍繞所述元件部的末端部的表面，該半導體襯底具有第1導電型；第1雜質層，其圍繞所述元件部地配置于所述末端部中的與所述元件部相反側的端部，該第1雜質層具有第1導電型，雜質濃度比所述半導體襯底高；多個第2雜質層，它們彼此分離并圍繞所述元件部地配置于所述末端部中的除了所述端部以外的部分，該多個第2雜質層具有第2導電型；大于或等于1個第3雜質層，其配置于所述末端部中的所述多個第2雜質層之間，該大于或等于1個第3雜質層具有第2導電型，雜質濃度比所述第2雜質層低；第4雜質層，其在所述末端部中的最外周的所述第2雜質層與所述第1雜質層之間，以與最外周的所述第2雜質層連接，但與所述第1雜質層分離的狀態配置，該第4雜質層具有第2導電型，雜質濃度比所述第2雜質層低；絕緣膜，其配置于所述末端部的至少一部分之上，在所述第1雜質層之上具有第1開口部；以及電極，其配置于所述絕緣膜之上，經由所述第1開口部而與所述第1雜質層連接。

發明的效果

根據本發明，第4雜質層與最外周的所述第2雜質層連接，但與所述第1雜質層分離，電極配置于絕緣膜之上，經由第1開口部而與第1雜質層連接。根據這樣的結構，能夠降低半導體裝置的泄漏電流。

附圖說明

圖1是表示關聯半導體裝置的結構的俯視圖。

圖2是表示關聯半導體裝置的結構的剖視圖。

圖3是表示實施方式1涉及的半導體裝置的結構的剖視圖。

圖4是表示耐壓等級與距離的關系的圖。

圖5是表示實施方式1涉及的半導體裝置的分布的圖。

圖6是表示實施方式1涉及的半導體裝置的分布的圖。

圖7是表示耐壓與被標準化后的有效劑量的相關關系的圖。

圖8是表示實施方式1涉及的半導體裝置的制造方法的一個例子的圖。

圖9是表示實施方式2涉及的半導體裝置的結構的剖視圖。

圖10是表示實施方式3涉及的半導體裝置的結構的剖視圖。

圖11是表示實施方式1涉及的半導體裝置的電場分布的圖。

圖12是表示實施方式3的變形例涉及的半導體裝置的結構的剖視圖。

圖13是表示實施方式4涉及的半導體裝置的結構的剖視圖。

標號的說明