[發明專利]半導體裝置

在審

• 申請號: 202010475223.9
• 申請日: 2020-05-29
• 公開（公告）號: CN112038392A
• 公開（公告）日: 2020-12-04
• 發明（設計）人: 陳則;增岡史仁;原口友樹
• 申請（專利權）人: 三菱電機株式會社
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/739
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 何立波;張天舒

1.一種半導體裝置，其具有：

半導體襯底，其具有規定出了元件部、圍繞所述元件部的末端部的表面，該半導體襯底具有第1導電型；

第1雜質層，其圍繞所述元件部地配置于所述末端部中的與所述元件部相反側的端部，該第1雜質層具有第1導電型，雜質濃度比所述半導體襯底高；

多個第2雜質層，它們彼此分離并圍繞所述元件部地配置于所述末端部中的除了所述端部以外的部分，該多個第2雜質層具有第2導電型；

大于或等于1個第3雜質層，其配置于所述末端部中的所述多個第2雜質層之間，該大于或等于1個第3雜質層具有第2導電型，雜質濃度比所述第2雜質層低；

第4雜質層，其在所述末端部中的最外周的所述第2雜質層與所述第1雜質層之間，以與最外周的所述第2雜質層連接，但與所述第1雜質層分離的狀態配置，該第4雜質層具有第2導電型，雜質濃度比所述第2雜質層低；

絕緣膜，其配置于所述末端部的至少一部分之上，在所述第1雜質層之上具有第1開口部；以及

電極，其配置于所述絕緣膜之上，經由所述第1開口部而與所述第1雜質層連接。

2.根據權利要求1所述的半導體裝置，其中，

還具有在所述第1開口部周邊的所述絕緣膜之上配置的多晶半導體膜，

所述電極與所述多晶半導體膜連接。

3.根據權利要求1或2所述的半導體裝置，其中，

所述大于或等于1個第3雜質層及所述第4雜質層的第2導電型的雜質濃度大于或等于所述第2雜質層的第2導電型的雜質濃度的0.001倍而小于或等于0.1倍。

4.根據權利要求1至3中任一項所述的半導體裝置，其中，

所述大于或等于1個第3雜質層及所述第4雜質層的深度小于或等于0.5μm。

5.根據權利要求1所述的半導體裝置，其中，

最外周的所述第2雜質層的所述電極側的端部與所述電極的所述元件部側的端部之間的距離大于或等于5μm。

6.根據權利要求2所述的半導體裝置，其中，

最外周的所述第2雜質層的所述多晶半導體膜側的端部與所述多晶半導體膜的所述元件部側的端部之間的距離大于或等于5μm。

7.根據權利要求1至6中任一項所述的半導體裝置，其中，

所述絕緣膜在所述多個第2雜質層之上還具有第2開口部，

所述半導體裝置還具有經由所述第2開口部與所述多個第2雜質層連接的半絕緣膜。

8.根據權利要求7所述的半導體裝置，其中，

所述第2開口部的所述元件部側的端部與所述大于或等于1個第3雜質層中的所述元件部側的第3雜質層的所述元件部側的端部之間的距離大于0。