[發明專利]動態隨機存取存儲器之版圖結構及光掩模的制作方法

有效

• 申請號: 202010470770.8
• 申請日: 2020-05-28
• 公開（公告）號: CN111653563B
• 公開（公告）日: 2022-03-04
• 發明（設計）人: 張欽福;林昭維;朱家儀;童宇誠;馮立偉;賴惠先
• 申請（專利權）人: 福建省晉華集成電路有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L27/108;H01L21/8242;G03F1/70
• 代理公司: 上海思捷知識產權代理有限公司 31295
• 代理人: 王宏婧

本發明公開了一種動態隨機存取存儲器的版圖結構，包括多個字線圖案、多個有源區圖案以及多個接觸圖案。字線圖案沿第一方向延伸并沿第二方向平行排列。有源區圖案與兩字線圖案相交而被劃分成一個中間部及兩個端部。中間部的形狀為平行四邊形，包括一對鈍角以及一對銳角。接觸圖案重疊有源區圖案的中間部，并且包括平行于第一方向的一對第一邊緣以及位于第一邊緣之間的一對第二邊緣，其中第二邊緣包括階梯形狀。本發明之一目的在于提升有源區的切割工藝及/或位線接觸插塞工藝的余裕度，以提升有源區的切割準確度及/或減少位線(bit line)與相鄰的儲存節點接觸插塞(storage node contact)之間發生短路的缺陷，提升產品良率。

技術領域

本發明涉及半導體技術領域，特別涉及一種動態隨機存取存儲器之版圖結構及用于動態隨機存取存儲器工藝的光掩模的制作方法。

背景技術

動態隨機存取存儲器(dynamic random access memory,DRAM)屬于一種揮發性存儲器，包含由多個記憶胞(memory cell)構成的陣列區(array area)以及由控制電路構成的周邊區(peripheral area)。各記憶胞包含一電晶體(transistor)電連接至一電容器(capacitor)，由該電晶體控制該電容器中電荷的存儲或釋放來達到存儲資料的目的。控制電路通過橫跨陣列區并與各記憶胞電連接的字元線(word line,WL)與位線(bit line,BL)，可定位至每一記憶胞以控制其資料的存取。

在先進半導體工藝中，存儲器的布局圖案越來越緊密以能在單位面積內獲得更高的集密度，但是這不僅提高了制作的困難度，存儲器元件對于制作工藝變異的容忍度也越來越嚴苛，關鍵步驟的工藝變異即可能造成元件電性異常。例如，在有源區的切割(activeregion cut)工藝中，常由于開口圖案變形導致切割后的有源區尺寸偏移。另外，目前采取埋入式字元線(buried wordline)結構的動態隨機存取存儲器常由于位線接觸插塞接點的主動區的凹陷不足，導致位線(bit line)與相鄰的儲存節點接觸插塞(storage nodecontact)之間發生短路，造成存儲器功能異常。

發明內容

本發明之一目的在于提供一種動態隨機存取存儲器(DRAM)之版圖結構及用于動態隨機存取存儲器工藝的光掩模的制作方法，可提升有源區的切割工藝及/或位線接觸插塞工藝的余裕度，以提升有源區的切割準確度及/或減少位線(bit line)與相鄰的儲存節點接觸插塞(storage node contact)之間發生短路的缺陷，提升產品良率。

為達上述目的，本發明一實施例提供一種動態隨機存取存儲器的版圖結構，包括多個字線圖案、多個有源區圖案以及多個接觸圖案。所述字線圖案沿第一方向延伸并沿第二方向平行排列。各所述有源區圖案與兩所述字線圖案相交而被劃分成一個中間部及兩個端部，其中該中間部的形狀為平行四邊形，且包括一對鈍角以及一對銳角。所述接觸圖案重疊所述有源區圖案的所述中間部，并且包括平行于第一方向的一對第一邊緣以及位于所述第一邊緣之間的一對第二邊緣，所述第二邊緣包括階梯形狀。

為達上述目的，本發明另一實施例提供一種用于動態隨機存取存儲器工藝的光掩模的制作方法，包括以下步驟。首先，接收一版圖結構，包括多個字線圖案、多個有源區圖案以及多個第一接觸圖案。字線圖案沿第一方向延伸并沿第二方向平行排列，所述第一方向與所述第二方向垂直。有源區圖案與兩所述字線圖案相交而被區分成一個中間部及兩個端部，所述中間部的形狀包括平行四邊形且包括一對鈍角以及一對銳角。第一接觸圖案重疊所述有源區圖案的所述中間部，并且包括平行于第一方向的一對第一邊緣以及位于所述第一邊緣之間的一對第二邊緣。接著，對所述多個第一接觸圖案進行重塑處理以獲得多個第二接觸圖案，所述重塑處理包括在所述第二邊緣鄰近所述銳角的位置設置延伸輔助圖案。然后，將所述多個第二接觸圖案轉移至一光掩模。