[發明專利]半導體器件及其形成方法

在審

• 申請號: 202010469293.3
• 申請日: 2020-05-28
• 公開（公告）號: CN113745113A
• 公開（公告）日: 2021-12-03
• 發明（設計）人: 周飛
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/10
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 徐文欣

1.一種半導體器件的形成方法，其特征在于，包括：

提供基底，所述基底上具有若干分立排布的溝道柱，所述溝道柱包括真溝道柱以及偽溝道柱；

在所述基底表面、所述溝道柱的側壁和頂部形成犧牲層；

在所述犧牲層上形成圖形化層，所述圖形化層暴露出所述偽溝道柱側壁和頂部的所述犧牲層以及位于所述真溝道柱與所述偽溝道柱之間的所述基底上的部分所述犧牲層；

形成所述圖形化層之后，去除暴露出的所述犧牲層以及位于所述犧牲層底部的所述偽溝道柱，暴露出所述基底表面。

2.如權利要求1所述半導體器件的形成方法，其特征在于，所述犧牲層材料為SiN、SiOCN或SiBCN中的至少一種。

3.如權利要求1所述半導體器件的形成方法，其特征在于，在形成所述犧牲層之前，還包括：在所述基底上形成隔離層，所述隔離層覆蓋所述溝道柱的部分側壁，所述隔離層的頂部表面低于所述溝道柱的頂部表面。

4.如權利要求3所述半導體器件的形成方法，其特征在于，形成所述隔離層的方法包括：在所述基底上形成初始隔離層，所述初始隔離層覆蓋所述真溝道柱與所述偽溝道柱；對所述初始隔離層進行平坦化處理，直至暴露出所述真溝道柱與所述偽溝道柱的頂部表面為止；在平坦化處理之后，回刻蝕部分所述初始隔離層，形成所述隔離層。

5.如權利要求1所述半導體器件的形成方法，其特征在于，在去除暴露出的所述犧牲層以及位于所述犧牲層底部的所述偽溝道柱，至暴露出所述基底表面之后，還包括：去除所述圖形化層。

6.如權利要求5所述半導體器件的形成方法，其特征在于，在去除所述圖形化層之后，還包括：在剩余且處于所述隔離層中且表面低于所述隔離層表面的所述偽溝道柱的頂部表面形成絕緣層，所述絕緣層的頂部表面與所述隔離層的頂部表面齊平。

7.如權利要求6所述半導體器件的形成方法，其特征在于，在形成所述絕緣層之后，還包括：去除所述真溝道柱頂部和側壁上的所述犧牲層、以及所述基底表面的所述犧牲層。

8.如權利要求7所述半導體器件的形成方法，其特征在于，在去除所述真溝道柱頂部和側壁上的所述犧牲層、以及所述基底表面的所述犧牲層之后，還包括：在所述真溝道側壁表面形成柵極結構，所述柵極結構包括第一部分和第二部分，所述第一部分包圍所述真溝道柱，所述第二部分位于所述真溝道柱一側的所述基底的表面。

9.如權利要求8所述半導體器件的形成方法，其特征在于，所述柵極結構的第一部分包括：位于所述真溝道柱側壁的柵介質層，位于所述柵介質層表面的功函數層，位于所述功函數層表面的柵極層；所述柵極結構的第二部分包括：位于所述基底表面的功函數層，位于功函數層表面的柵極層。

10.如權利要求8所述半導體器件的形成方法，其特征在于，在所述真溝道柱的側壁表面形成柵極結構之后，還包括：在所述隔離層以及所述絕緣層上形成介質層，所述介質層覆蓋所述柵極結構與所述真溝道柱；在所述介質層內形成導電結構。

11.一種半導體器件，其特征在于，包括：

基底；

真溝道柱，位于所述基底上；

隔離層，位于所述基底上，且覆蓋所述真溝道柱的部分側壁；

部分偽溝道柱，位于所述基底上且位于所述隔離層內，且頂部表面低于所述隔離層的頂部表面。

12.如權利要求11所述半導體器件，其特征在于，還包括：絕緣層，所述絕緣層位于所述部分偽溝道柱的頂部表面上，且頂部表面與所述隔離層的頂部表面齊平。

13.如權利要求11所述半導體器件，其特征在于，還包括：柵極結構，所述柵極結構包括第一部分和第二部分，所述第一部分包圍所述真溝道柱，所述第二部分位于所述真溝道柱一側的所述隔離層的表面。