[發明專利]半導體器件及其形成方法

在審

• 申請號: 202010469265.1
• 申請日: 2020-05-28
• 公開（公告）號: CN113745111A
• 公開（公告）日: 2021-12-03
• 發明（設計）人: 周飛
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/10
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 徐文欣

1.一種半導體器件的形成方法，其特征在于，包括：

提供襯底，所述襯底包括第一區，所述第一區上具有第一源摻雜層，所述第一源摻雜層內具有第一摻雜離子；

在所述第一源摻雜層內形成若干開口，所述開口的底部暴露出所述第一區的所述襯底的表面；

在暴露出的所述第一區的所述襯底的表面上形成溝道柱，所述溝道柱包括位于所述開口內且側壁被所述第一源摻雜層覆蓋的第二部分和位于第二部分上的第一部分；

對所述溝道柱的第二部分進行離子摻雜形成第二源摻雜層，所述第二源摻雜層內具有第二摻雜離子，所述第二摻雜離子的離子濃度小于第一摻雜離子的離子濃度，所述第二摻雜離子的離子類型與所述第一摻雜離子的離子類型相同。

2.如權利要求1所述半導體器件的形成方法，其特征在于，所述第二摻雜離子的離子濃度為1.0E20atom/cm³～～8.0E21atom/cm³。

3.如權利要求1所述半導體器件的形成方法，其特征在于，所述第二摻雜離子的摻雜工藝包括原位摻雜。

4.如權利要求1所述半導體器件的形成方法，其特征在于，所述襯底還包括第二區，所述第一區與所述第二區相鄰，所述第二區上具有第三源摻雜層，所述第三源摻雜層內具有第三摻雜離子。

5.如權利要求4所述半導體器件的形成方法，其特征在于，在所述第一源摻雜層內形成所述開口的步驟包括：

在所述第一源摻雜層上和所述第三源摻雜層形成若干分立的初始溝道柱；

在所述襯底上形成初始隔離層，所述初始隔離層覆蓋所述第一源摻雜層、第三源摻雜層、所述初始溝道柱；

去除所述第一區的所述初始溝道柱及位于所述初始溝道柱底部的所述第一源摻雜層，至暴露出所述第一區的所述襯底表面，在所述第一源摻雜層內形成所述開口。

6.如權利要求5所述半導體器件的形成方法，其特征在于，所述初始溝道柱和所述溝道柱采用非相同材料。

7.如權利要求4所述半導體器件的形成方法，其特征在于，所述第三摻雜離子的離子類型與所述第一摻雜離子的離子類型相反。

8.如權利要求5所述半導體器件的形成方法，其特征在于，在形成所述第二源摻雜層之后，還包括：去除部分厚度的所述初始隔離層，形成覆蓋所述溝道柱和所述初始溝道柱的部分側壁的隔離層，所述隔離層的頂部表面低于所述初始溝道柱和所述溝道柱的頂部表面。

9.如權利要求8所述半導體器件的形成方法，其特征在于，在形成所述隔離層之后，還包括：在所述溝道柱的所述第一部分的側壁上形成第一柵極結構，所述第一柵極結構包括第一部分和第二部分，所述第一部分包圍所述溝道柱的側壁，所述第二部分位于所述溝道柱一側的所述第一區的所述襯底表面。

10.如權利要求9所述半導體器件的形成方法，其特征在于，形成所述隔離層之后，還包括：在所述初始溝道柱的側壁上形成第二柵極結構，所述第二柵極結構包括第一部分和第二部分，所述第一部分包圍所述初始溝道柱的側壁，所述第二部分位于所述初始溝道柱一側的所述第二區的所述襯底表面。

11.如權利要求10所述半導體器件的形成方法，其特征在于，還包括：在所述襯底的所述第一區和所述第二區上形成層間介質層，在所述第一區的所述層間介質層內形成第一導電結構、第二導電結構和第三導電結構，所述第一導電結構與所述第一源摻雜層電連接，所述第二導電結構與所述溝道柱頂部電連接，所述第三導電結構與所述第一柵極結構的第二部分電連接。

12.如權利要求11所述半導體器件的形成方法，其特征在于，還包括：在所述第二區的所述層間介質層內形成第四導電結構、第五導電結構和第六導電結構，所述第四導電結構與所述第三源摻雜層電連接，所述第五導電結構與所述初始溝道柱頂部電連接，所述第六導電結構與所述第二柵極結構的第二部分電連接。