[發明專利]一種系統級封裝方法

在審

• 申請號: 202010469116.5
• 申請日: 2020-05-28
• 公開（公告）號: CN111640675A
• 公開（公告）日: 2020-09-08
• 發明（設計）人: 謝建友;馬曉波
• 申請（專利權）人: 通富微電子股份有限公司技術研發分公司
• 主分類號: H01L21/48
• 分類號: H01L21/48;H01L23/31;H01L23/52;H01L23/053
• 代理公司: 深圳市威世博知識產權代理事務所(普通合伙) 44280
• 代理人: 黎堅怡

本申請公開了一種系統級封裝方法，該方法包括：在主芯片的功能面上的連接焊盤上形成導電件并在主芯片的側面和功能面形成塑封層，且導電件的一端從塑封層中露出；利用打線的方式將導電件的一端與第一封裝模塊電連接。通過上述方式，本申請能夠將主芯片的功能面保護在塑封層之下，提高主芯片表面的氣密性，導電件與主芯片的功能面上的連接焊盤電連接并與第一封裝模塊電連接，提高連接的可靠性。

技術領域

本申請涉及半導體封裝技術領域，特別是涉及一種系統級封裝方法。

背景技術

現有的系統級封裝中，會對將多個具有不同功能和采用不同工藝制備的有源元件或無源元件先做封裝，制成封裝模塊后再與芯片利用打線的方式連接，并在芯片功能面上打線的鍵合點上點膠，但是點膠處的強度以及氣密性較差，受應力和水汽的影響很大，可靠性較低。

發明內容

本申請主要解決的技術問題是提供一種系統級封裝方法，能夠將主芯片的功能面保護在塑封層之下，提高主芯片表面的氣密性，導電件與主芯片的功能面上的連接焊盤電連接并與第一封裝模塊電連接，提高連接的可靠性。

為解決上述技術問題，本申請采用的一個技術方案是：提供一種系統級封裝方法，該方法包括：在主芯片的功能面上的連接焊盤上形成導電件并在所述主芯片的側面和功能面形成塑封層，且所述導電件的一端從所述塑封層中露出；利用打線的方式將所述導電件的所述一端與第一封裝模塊電連接。

其中，所述在主芯片的功能面上的連接焊盤上形成導電件并在所述主芯片的側面和功能面形成塑封層，包括：在所述主芯片的功能面形成光刻膠，并在所述光刻膠對應所述連接焊盤的位置開設第一開口；在所述第一開口內形成所述導電件；去除所述光刻膠；在所述主芯片的側面和所述導電件的側面形成所述塑封層，且所述導電件的一端從所述塑封層中露出。

其中，所述在所述主芯片的側面和所述導電件的側面形成所述塑封層，包括：在所述主芯片側面和功能面上形成所述塑封層，且所述塑封層覆蓋所述導電件；研磨所述塑封層遠離所述主芯片的功能面一側以使所述塑封層與所述導電件齊平，所述導電件從所述塑封層中露出。

其中，所述導電件為導電柱。

其中，所述在主芯片的功能面上的連接焊盤上形成導電件并在所述主芯片的側面和功能面形成塑封層，包括：在所述主芯片的側面和所述功能面上形成所述塑封層，并在所述塑封層對應所述連接焊盤的位置開設第二開口；在所述第二開口內形成所述導電件。

其中，所述在所述第二開口內形成所述導電件，包括：在所述第二開口內以及與所述第二開口鄰近的所述塑封層的表面形成濺射金屬層；在對應所述第二開口位置處的所述濺射金屬層上形成導電柱；蝕刻去除位于所述塑封層表面的所述濺射金屬層；其中，所述導電件包括所述導電柱以及位于所述導電柱下方的所述濺射金屬層。

其中，所述在主芯片的功能面上的連接焊盤上形成導電件并在所述主芯片的側面和功能面形成塑封層之后，包括：對所述導電件的所述一端表面進行處理，以使所述一端表面更柔軟進而便于打線。

其中，所述在主芯片的功能面上的連接焊盤上形成導電件并在所述主芯片的側面和功能面形成塑封層之前，包括：將至少一個所述主芯片的非功能面黏貼在載板上；所述利用打線的方式將所述導電件的所述一端與第一封裝模塊電連接之前，包括：去除所述載板。

其中，當所述載板上黏貼有至少兩個所述主芯片時，所述去除所述載板之后，還包括：切割掉相鄰的所述主芯片之間的部分所述塑封層，以獲得包含單個所述主芯片、所述導電件和所述塑封層的第一封裝體。

其中，該系統級封裝方法，還包括：在所述第一封裝體和所述第一封裝模塊的外圍設置保護殼，以使所述第一封裝體和所述第一封裝模塊容置于所述保護殼內。