[發明專利]集成電路及其形成方法

有效

• 申請號: 202010468368.6
• 申請日: 2020-05-28
• 公開（公告）號: CN112018069B
• 公開（公告）日: 2022-09-06
• 發明（設計）人: 陳奕寰;周建志;亞歷山大·卡爾尼斯基;鄭光茗
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/522
• 分類號: H01L23/522;H01L21/768;H01L27/06;H01L21/822
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

一些實施例涉及包括半導體襯底的集成電路(IC)。淺溝槽隔離區向下延伸至半導體襯底的前側內并填充有介電材料。第一電容器板和第二電容器板設置在淺溝槽隔離區中。第一電容器板和第二電容器板分別具有第一側壁結構和第二側壁結構，第一側壁結構和第二側壁結構彼此基本平行并且通過淺溝槽隔離區域的介電材料彼此分隔開。本發明的實施例還涉及集成電路的形成方法。

技術領域

本發明的實施例涉及集成電路及其形成方法。

背景技術

半導體制造工業中的趨勢是在共用半導體襯底上集成不同的電路元件，包括邏輯、無源組件(諸如電容器和電阻器)、存儲器、處理器、周邊設備等。與在分隔開的集成電路(IC)上制造電路元件和然后在印刷電路板上彼此電連接這些電路元件相比，這種集成可以降低制造成本，簡化制造過程并提高所得電路的運行速度。

發明內容

本發明的實施例提供了一種集成電路(IC)，包括：半導體襯底，具有前側和后側；淺溝槽隔離區，延伸至半導體襯底的前側內，并填充有介電材料；以及第一電容器板和第二電容器板，從所述半導體襯底的前側延伸至所述淺溝槽隔離區內，所述第一電容器板和第二電容器板分別具有第一側壁結構和第二側壁結構，所述第一側壁結構和第二側壁結構彼此基本平行并且通過所述淺溝槽隔離區的介電材料彼此分隔開。

本發明的另一實施例提供了一種集成電路，包括：半導體襯底，具有前側和后側；第一源極/漏極區和第二源極/漏極區，延伸至所述半導體襯底的前側內，所述第一源極/漏極區和所述第二源極/漏極區通過位于所述半導體襯底內的溝道區彼此分隔開；柵電極，延伸至所述半導體襯底的前側內，并設置在所述溝道區上方；柵極介電層，延伸至所述半導體襯底的前側內以將所述柵電極的底面和外側壁與所述溝道區分隔開；淺溝槽隔離區，延伸至所述半導體襯底的前側內，并與所述第一源極/漏極或所述第二源極/漏極區的外邊緣并排布置，所述淺溝槽隔離區填充有介電材料；以及復合電容器，包括第一電容器端子和第二電容器端子，在所述第一電容器端子和第二電容器端子之間限定所述復合電容器的總電容，所述復合電容器包括多個基本垂直的電容器板，所述電容器板延伸至所述淺溝槽隔離區內并且通過所述淺溝槽隔離區的介電材料彼此分隔開，其中，多個基本垂直的電容器板中的第一電容器板對應于復合電容器的第一電容器端子，并且布置在多個基本垂直的第二電容器板和第三電容器板之間，所述第二電容器板和所述第三電容器板位于第一電容器板的相對兩側并且對應于所述復合電容器的所述第二電容器端子。

本發明的又一實施例提供了一種形成集成電路的方法，包括：接收半導體襯底，所述半導體襯底包括邏輯區和電容器區；實施第一蝕刻以在所述電容器區中形成淺溝槽隔離凹槽；在所述淺溝槽隔離凹槽中形成介電材料以形成淺溝槽隔離區；實施第二蝕刻，以在所述邏輯區中形成柵電極凹槽，并在所述淺溝槽隔離區中形成多個電容器板凹槽；在所述柵電極凹槽和所述多個電容器板凹槽中形成高k介電材料；以及在所述柵電極凹槽和所述多個電容器板凹槽中同時形成導電層，以在邏輯區中建立柵電極，并在所述電容器區中建立多個電容器板。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發明的各個方面。應該指出，根據工業中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。

圖1示出了根據一些實施例的包括復合電容器的集成電路的截面立體圖。

圖2至圖3示出了根據一些實施例的集成電路的截面立體圖，示出了如何將復合電容器連接至邏輯器件的一些實例。

圖4至圖11示出了根據一些實施例的可以如何調節復合電容器的深度、間隔和/或長度以設置復合電容器的電容的一些實例。

圖12示出了根據一些實施例的包括復合電容器的集成電路的截面圖。

圖13至圖14示出了集成電路的一些實施例的頂視圖，該集成電路包括被淺溝槽隔離區橫向圍繞的器件區，其中，復合電容器設置在淺溝槽隔離區中。