[發明專利]三維半導體存儲器件

在審

• 申請號: 202010465074.8
• 申請日: 2020-05-27
• 公開（公告）號: CN112133701A
• 公開（公告）日: 2020-12-25
• 發明（設計）人: 梁宇成;李東植;黃盛珉;任峻成
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/11517
• 分類號: H01L27/11517;H01L27/11524;H01L27/11551;H01L27/11521
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 倪斌

1.一種三維半導體存儲器件，包括：

水平圖案，設置在外圍電路結構上并且在與襯底的頂表面平行的第一方向上彼此間隔開；

存儲器結構，分別設置在所述水平圖案上，每個所述存儲器結構包括三維布置的存儲單元；

穿透絕緣圖案，每個穿透絕緣圖案設置在相鄰的水平圖案之間并且在與所述第一方向交叉的第二方向上彼此間隔開，每個穿透絕緣圖案鄰接所述水平圖案的側表面，

貫通插塞，延伸穿過相應的穿透絕緣圖案，以將所述存儲器結構電連接到所述外圍電路結構；以及

分離結構，設置在所述水平圖案之間并且在所述第二方向上在所述穿透絕緣圖案之間延伸并且連接到所述穿透絕緣圖案。

2.根據權利要求1所述的三維半導體存儲器件，其中，所述分離結構的底表面位于比所述貫通插塞的底表面高的高度處。

3.根據權利要求1所述的三維半導體存儲器件，其中，所述分離結構包括絕緣體，所述絕緣體與至少一個水平圖案接觸并且與所述穿透絕緣圖案接觸。

4.根據權利要求3所述的三維半導體存儲器件，還包括：側壁間隔物，圍繞所述貫通插塞的側表面，

其中，所述側壁間隔物包括與所述絕緣體相同的絕緣材料。

5.根據權利要求1所述的三維半導體存儲器件，其中，所述分離結構包括：

虛設插塞，包括與所述貫通插塞相同的導電材料并且在垂直于所述第一方向和所述第二方向的第三方向上延伸；以及

虛設間隔物，圍繞所述虛設插塞。

6.根據權利要求5所述的三維半導體存儲器件，其中，所述虛設插塞的頂表面位于與所述貫通插塞的頂表面相同的高度處。

7.根據權利要求1所述的三維半導體存儲器件，其中，所述分離結構包括：

虛設插塞，設置在所述水平圖案之間；以及

虛設間隔物，介于所述虛設插塞和所述水平圖案之間，

其中，所述虛設插塞包括在所述第二方向上延伸的水平部分和在垂直于所述第一方向和所述第二方向的第三方向上從所述水平部分延伸的豎直部分，以及

當在所述第一方向上測量時，所述水平部分的寬度是所述豎直部分的寬度的至少1.5倍。

8.根據權利要求7所述的三維半導體存儲器件，其中，所述虛設間隔物的一部分從所述水平部分與所述水平圖案之間的區域延伸到所述水平部分與所述穿透絕緣圖案之間的區域中。

9.根據權利要求7所述的三維半導體存儲器件，其中，所述虛設間隔物的一部分設置在所述虛設插塞的底表面與所述外圍電路結構的頂表面之間。

10.根據權利要求7所述的三維半導體存儲器件，其中，所述虛設插塞的所述水平部分具有倒圓的側表面。

11.根據權利要求1所述的三維半導體存儲器件，其中，所述分離結構包括：

虛設插塞，每個虛設插塞包括：豎直部分，在豎直方向上延伸并且在所述第二方向上彼此間隔開；以及共享水平部分，在所述第二方向上連接所述豎直部分；以及

虛設間隔物，圍繞所述虛設插塞。

12.根據權利要求11所述的三維半導體存儲器件，其中，當在所述第一方向上測量時，所述豎直部分的寬度大于所述貫通插塞的直徑。

13.根據權利要求1所述的三維半導體存儲器件，其中，每個所述存儲器結構包括：

堆疊，包括豎直堆疊在每個所述水平圖案上的電極，所述堆疊在每個所述水平圖案的邊緣區域中具有階梯結構；以及

豎直結構，穿透所述堆疊，

其中，所述穿透絕緣圖案設置在相鄰的堆疊的所述階梯結構之間。