[發明專利]低電壓敏感放大器的鉗位電路

有效

• 申請號: 202010465027.3
• 申請日: 2020-05-28
• 公開（公告）號: CN111681688B
• 公開（公告）日: 2022-08-16
• 發明（設計）人: 黃明永;肖軍
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: G11C7/06
• 分類號: G11C7/06;G11C7/10
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 焦健

本發明公開了一種低電壓敏感放大器的鉗位電路，給Flash存儲器在讀數據時提供位線的讀取電壓，所述鉗位電路包含有兩個電源端、兩個接地端、一個參考電流輸入端以及鉗位電壓輸出端；所述的鉗位電路包含有PMOS管以及第一～第三NMOS管，所述第一PMOS管的柵極接地，其源極接電源；所述第一NMOS與第二NMOS管進行串聯，第一NMOS管的柵極接電源，第二NMOS管的源極接地；所述第三NMOS管的漏極接參考電流輸入端，第三NMOS管的源極為鉗位電路的鉗位電壓輸出端；第三NMOS管的柵極與PMOS管的漏極連接，該處形成第一節點電壓；所述第二NMOS管的柵極接鉗位電路輸出端，所述鉗位電路輸出端為第二節點電壓；所述第二NMOS管形成第二節點到第一節點電位的負反饋電路。

技術領域

本發明涉及半導體集成電路設計領域，特別是指一種適用于flash存儲器讀寫控制的1.2V低電壓敏感放大器的鉗位電路。

背景技術

Flash 存儲器屬于內存器件的一種，是一種非易失性（ Non-Volatile ）內存。閃存的物理特性與常見的內存有根本性的差異：目前各類 DDR、SDRAM 或者 RDRAM 都屬于揮發性內存，只要停止電流供應內存中的數據便無法保持。

圖1所示的是現有的一種存儲器的電路結構，包括讀寫控制電路以及存儲單元，讀寫控制電路中包含有電流源電路、鉗位電路、比較輸出電路，由CMOS電路構成的存儲單元。電流源電路和預充電管給鉗位電路提供E點電位，鉗位電路如圖中方框所示，鉗位電路包括一個NMOS1管以及一個CMOS（PMOS及NMOS0）。

Flash 存儲器在讀的時候需要在BL上面加一個相對準確的電壓約0.6V，再在Wordline（字線WL）上面加高壓。這樣通過比較通過BL方向電流的大小來判斷cell0還是cell1。

需要一個電路來產生0.6V的電壓。我們稱這個電路為鉗位電路。在電源電壓較低的情況下，這個傳統的鉗位電路不能正常工作：

如圖1所示，C 點電壓取決于鉗位電路中晶體管NMOS0和PMOS的柵極寬長比W/L，以及Vdd電壓及NMOS0的閾值電壓。

D點電壓等于C點電壓減去Vth(NMOS1)；當電源電壓低于或者接近Vth(NMOS1)+Vth(PMOS)的時候，這個鉗位電壓電路就不能正常工作了。為了解決這個問題，需要設計一種新的電路結構。

發明內容

本發明所要解決的技術問題在于提供一種低電壓敏感放大器的鉗位電路。

為解決上述問題，本發明提供一種低電壓敏感放大器的鉗位電路，其特征在于：所述鉗位電路給Flash存儲器在讀數據時提供位線的讀取電壓，所述鉗位電路包含有兩個電源端、兩個接地端、一個參考電流輸入端以及鉗位電壓輸出端。

所述的鉗位電路包含有PMOS管以及第一～第三NMOS管，所述第一PMOS管的柵極接地，保持常開，其源極接電源。

所述第一NMOS與第二NMOS管進行串聯，即第二NMOS管的漏極接第一NMOS管的源極，第一NMOS管的柵極接電源，第二NMOS管的源極接地。

所述第三NMOS管的漏極接參考電流輸入端，第三NMOS管的源極為鉗位電路的鉗位電壓輸出端；第三NMOS管的柵極與PMOS管的漏極連接，該處形成第一節點電壓。

所述第二NMOS管的柵極接鉗位電路輸出端，所述鉗位電路輸出端為第二節點電壓。

所述第二NMOS管形成第二節點到第一節點電位的負反饋電路。

進一步的改進是，通過調節所述PMOS管的柵極寬敞比來控制PMOS管導通的強弱。

進一步的改進是，所述第一NMOS管與第三NMOS管形成Cascode結構，提高整個環路的增益。