[發(fā)明專(zhuān)利]半導(dǎo)體裝置及其制造方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202010462021.0
• 申請(qǐng)日: 2020-05-27
• 公開(kāi)（公告）號(hào): CN111599808A
• 公開(kāi)（公告）日: 2020-08-28
• 發(fā)明（設(shè)計(jì)）人: 夏目秀隆;田矢真敏;金起準(zhǔn);崔助鳳
• 申請(qǐng)（專(zhuān)利權(quán)）人: 合肥晶合集成電路有限公司
• 主分類(lèi)號(hào): H01L27/02
• 分類(lèi)號(hào): H01L27/02;H01L29/06;H01L29/78;H01L21/336
• 代理公司: 上海光華專(zhuān)利事務(wù)所(普通合伙) 31219
• 代理人: 朱艷

本發(fā)明的目的在于提供一種能夠抑制閾值電壓降低的半導(dǎo)體裝置及其制造方法。一種半導(dǎo)體裝置，其設(shè)有極性相同的第一MOS晶體管(HVNMOS)和第二MOS晶體管(LVNMOS)，第一MOS晶體管包括多晶硅的柵極電極，第一MOS晶體管的柵極電極具有以使從柵極寬度W的端部通過(guò)的層疊方向的延長(zhǎng)線(xiàn)通過(guò)的方式與各端部對(duì)應(yīng)地設(shè)置的第一區(qū)域和第一區(qū)域以外的第二區(qū)域，第二區(qū)域被摻入極性與源漏電極相同的雜質(zhì)，第一區(qū)域被摻入極性與第二區(qū)域的雜質(zhì)相反的雜質(zhì)，第二MOS晶體管包括被摻入了極性與源漏電極相同的雜質(zhì)的多晶硅的柵極電極，第二區(qū)域的雜質(zhì)的濃度比第二MOS晶體管的柵極電極的雜質(zhì)的濃度低。本發(fā)明起到能夠抑制閾值電壓降低效果。

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體裝置及其制造方法。

背景技術(shù)

在集成電路中已有使用MOS構(gòu)造的半導(dǎo)體，MOS晶體管中，在形成源漏電極的工序中例如摻入N型雜質(zhì)，N型雜質(zhì)也被注入柵極的多晶硅。

MOS型晶體管中，在與連接源極及漏極的直線(xiàn)垂直的方向上定義柵極寬度，但是發(fā)現(xiàn)了在柵極寬度上的端部電場(chǎng)局部升高、閾值電壓降低的扭折(kink)現(xiàn)象(駝峰現(xiàn)象)。

為了改善扭折現(xiàn)象，例如提出了向柵極中的靠近柵極寬度上的端部的位置摻入極性與柵極的其他區(qū)域相反的雜質(zhì)的技術(shù)(例如專(zhuān)利文獻(xiàn)1：美國(guó)專(zhuān)利第5998848號(hào)說(shuō)明書(shū))等。

另一方面，為了提高M(jìn)OS晶體管的特性，提出了向柵極的多晶硅注入N型雜質(zhì)的技術(shù)(專(zhuān)利文獻(xiàn)2：美國(guó)專(zhuān)利申請(qǐng)公開(kāi)第2009/0096031號(hào)說(shuō)明書(shū))。在專(zhuān)利文獻(xiàn)2中，對(duì)通過(guò)蝕刻形成電極之前的柵極注入N型雜質(zhì)。

在如專(zhuān)利文獻(xiàn)2那樣對(duì)柵極注入N型雜質(zhì)、如專(zhuān)利文獻(xiàn)1那樣形成極性相反的區(qū)域的情況下，在柵極形成N型區(qū)域和P型區(qū)域(靠近柵極寬度的端部)。但是，存在N型雜質(zhì)向P型區(qū)域擴(kuò)散的情況。擴(kuò)散例如發(fā)生在退火工序中。在像這樣發(fā)生擴(kuò)散的情況下，存在所形成的P型區(qū)域不足夠大的可能性。如果P型區(qū)域變狹小，則存在發(fā)生閾值電壓降低的情況。

發(fā)明內(nèi)容

本發(fā)明是鑒于上述情況而完成的，其目的在于提供一種能夠抑制閾值電壓降低的半導(dǎo)體裝置及其制造方法。

本發(fā)明的一方式提供一種半導(dǎo)體裝置，其是混合設(shè)置有極性相同的第一MOS晶體管和第二MOS晶體管的半導(dǎo)體裝置，所述第一MOS晶體管包括多晶硅的柵極電極、以及源漏電極，所述第一MOS晶體管的柵極電極具有第一區(qū)域和所述第一區(qū)域以外的第二區(qū)域，所述第二區(qū)域的極性與所述源漏電極的極性相同，所述第一區(qū)域的極性不同于所述第二區(qū)域的極性，所述第二MOS晶體管包括被摻入極性與源漏電極相同的雜質(zhì)的多晶硅的柵極電極，所述第二區(qū)域的雜質(zhì)的濃度比所述第二MOS晶體管的柵極電極的雜質(zhì)的濃度低。所述第一區(qū)域設(shè)置于柵極電極寬度的端部通過(guò)的層疊方向的延長(zhǎng)線(xiàn)上，且與所述柵極電極寬度的各端部對(duì)應(yīng)地設(shè)置。

根據(jù)如上所述的結(jié)構(gòu)，半導(dǎo)體裝置混合設(shè)置有極性相同的第一MOS晶體管和第二MOS晶體管，第一MOS晶體管的柵極電極具有第一區(qū)域和第一區(qū)域以外的第二區(qū)域，第二MOS晶體管包括極性相同的多晶硅的柵極電極與源漏電極。而且，所述第二MOS晶體管的柵極電極的雜質(zhì)濃度高于所述第二區(qū)域的雜質(zhì)濃度。因此，能夠抑制第一區(qū)域因第二區(qū)域的雜質(zhì)的擴(kuò)散而變得狹小。因此，能夠抑制第一MOS晶體管的閾值電壓降低。所述第一區(qū)域是設(shè)置于柵極寬度的端部通過(guò)的層疊方向的延長(zhǎng)線(xiàn)上，且與所述柵極寬度的各端部對(duì)應(yīng)地設(shè)置。

在上述半導(dǎo)體裝置中，也可以是，所述第一MOS晶體管是高電壓MOS構(gòu)造，所述第二MOS晶體管是低電壓MOS構(gòu)造。

根據(jù)如上所述的結(jié)構(gòu)，即使在混合設(shè)置高電壓MOS構(gòu)造的第一MOS晶體管和低電壓MOS構(gòu)造的第二MOS晶體管的情況下，也能夠抑制第一MOS晶體管的閾值電壓降低。

在上述半導(dǎo)體裝置中，也可以是，所述第一MOS晶體管及所述第二MOS晶體管是N型MOS構(gòu)造。