[發明專利]半導體裝置及其制造方法

在審

• 申請號: 202010462021.0
• 申請日: 2020-05-27
• 公開（公告）號: CN111599808A
• 公開（公告）日: 2020-08-28
• 發明（設計）人: 夏目秀隆;田矢真敏;金起準;崔助鳳
• 申請（專利權）人: 合肥晶合集成電路有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L29/06;H01L29/78;H01L21/336
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 朱艷

1.一種半導體裝置，其設置有極性相同的第一MOS晶體管和第二MOS晶體管，所述半導體裝置的特征在于：

所述第一MOS晶體管包括多晶硅的柵極電極、以及源漏電極；

所述第一MOS晶體管的柵極電極包括第一區域以及所述第一區域以外的第二區域，所述第一區域設置于柵極電極寬度的端部通過層疊方向的延長線上，所述第一區域與所述柵極電極寬度的各端部對應設置，所述第二區域的極性與所述源漏電極的極性相同，所述第一區域的極性不同于所述第二區域的極性；

所述第二MOS晶體管包括極性相同的多晶硅的柵極電極與源漏電極，所述第二MOS晶體管的柵極電極的雜質濃度高于所述第二區域的雜質濃度。

2.根據權利要求1所述的半導體裝置，其特征在于：

所述第一MOS晶體管是高電壓MOS構造，所述第二MOS晶體管是低電壓MOS構造。

3.根據權利要求1或2所述的半導體裝置，其特征在于：

所述第一MOS晶體管及所述第二MOS晶體管是N型MOS構造。

4.根據權利要求1所述的半導體裝置，其特征在于：

所述第一MOS晶體管為非耦合構造。

5.一種半導體裝置的制造方法，其特征在于，其至少包括以下步驟：

制備第一MOS晶體管，所述第一MOS晶體管包括多晶硅的柵極電極、以及源漏電極；所述第一MOS晶體管的柵極電極包括第一區域以及所述第一區域以外的第二區域，所述第一區域設置于柵極電極寬度的端部通過層疊方向的延長線上，所述第一區域與所述柵極電極寬度的各端部對應設置，所述第二區域的極性與所述源漏電極的極性相同，所述第一區域的極性不同于所述第二區域的極性；

制備與所述第一MOS晶體管極性相同的第二MOS晶體管，所述第二MOS晶體管包括極性相同的多晶硅的柵極電極與源漏電極，所述第二MOS晶體管的柵極電極的雜質濃度高于所述第二區域的雜質濃度。

6.根據權利要求5所述半導體裝置的制造方法，其特征在于，所述方法還包括以下步驟：

所述第一MOS晶體管中，在柵極蝕刻工序前向柵極電極的多晶硅預摻入極性不同于所述源漏電極雜質。

7.根據權利要求5所述半導體裝置的制造方法，其特征在于，所述方法還包括以下步驟：

所述第二MOS晶體管中，在柵極蝕刻工序前向柵極電極的多晶硅預摻入極性與所述源漏電極相同的雜質。

8.一種半導體裝置的制造方法，其特征在于，所述半導體裝置的制造方法至少包括以下步驟：

在硅襯底的表面形成多晶硅層及源漏電極；

在所述多晶硅層中設有第一注入區域及所述第一注入區域以外的第二注入區域；

在比第一注入區域大的范圍被遮蔽的狀態下，對所述多晶硅層摻入極性與源漏電極相同的第一雜質；

對所述多晶硅層進行蝕刻形成柵極電極；以及

在第二注入區域被遮蔽的狀態下，向所述第一注入區域摻入與所述第一雜質極性相反的第二雜質；

所述第一注入區域形成第一區域，所述第二注入區域形成第二區域；

所述第一區域設置于柵極電極寬度的端部通過層疊方向的延長線上，所述第一區域與所述柵極電極寬度的各端部對應設置，所述第二區域的極性與所述源漏電極的極性相同，所述第一區域的極性不同于所述第二區域的極性。

9.根據權利要求8所述的半導體裝置的制造方法，其特征在于：還包括

在所述第一注入區域被遮蔽的狀態下，對所述第二注入區域摻入極性與源漏電極相同的雜質。

10.根據權利要求9所述的半導體裝置的制造方法，其特征在于：還包括對所述硅襯底進行退火的工序。