[發明專利]一種V波段CMOS功率放大器

有效

• 申請號: 202010429967.7
• 申請日: 2020-05-20
• 公開（公告）號: CN111628738B
• 公開（公告）日: 2023-07-11
• 發明（設計）人: 楊自強;行苗;楊濤
• 申請（專利權）人: 電子科技大學
• 主分類號: H03F3/20
• 分類號: H03F3/20
• 代理公司: 電子科技大學專利中心 51203
• 代理人: 甘茂

本發明屬于毫米波通信技術領域，具體提供一種V波段CMOS功率放大器，用以解決現有技術電路結構復雜、芯片面積大以及放大器匹配電路設計難度大等問題。本發明包括依次連接的輸入匹配電路、第一級放大電路、級間匹配電路、第二級放大電路與輸出匹配電路，兩級放大電路分別采用堆疊晶體管M1(或M3)和M2(或M4)構成；本發明晶體管堆疊的方式結構簡單，能夠有效降低晶體管的擊穿風險，并獲得最佳的功放飽和輸出功率；同時，晶體管堆疊結構能夠大大提高毫米波功率放大電路的穩定性；另外，接地共面波導形式的輸入、輸出匹配電路，在毫米波頻段實現堆疊晶體管的良好輸入和輸出匹配的同時能夠進一步提升毫米波放大器的增益和輸出功率。

技術領域

本發明屬于毫米波通信技術領域，具體提供一種基于CMOS工藝的V波段功率放大器。

背景技術

隨著移動互聯網對無線通信速率需求的巨大增長，高速毫米波無線通信成為通信領域的研究熱點；與傳統低頻段通信系統相比，毫米波通信系統具有極寬的工作頻帶，因而系統的傳輸速度可以輕易達到Gbps量級。毫米波功率放大器是毫米波通信系統中的核心器件之一，目前，大多使用成本較高的III-V化合物半導體工藝制造。近年來，隨著硅CMOS工藝的不斷發展和成熟，其特征尺寸不斷縮小，NCMOS晶體管截止頻率已經超過200GHz，已具備實現毫米波功率放大器的能力。相比III-V族工藝，硅CMOS工藝具有高集成度、低成本的優勢，引發了國內外學術界和產業界的研究熱潮。

硅CMOS放大器的原理是利用柵極的跨導實現信號的放大，但由于硅基工藝低擊穿電壓的缺點，限制了單管放大器的輸出功率。為了提升放大器輸出功率，通常采用多管并聯合成的方式，如文獻“J.N.Chang?and?Y.S.Lin,“60GHz?CMOS?power?amplifier?with?Psatof?11.4dBm?and?PAE?of?15.8％”，electronics?letters,2012,48(17):1038-1039”，但這種方案的電路結構復雜、芯片面積大，并且由于并聯了多個晶體管，造成功放的最佳負載阻抗大大降低，這勢必增加了放大器匹配電路設計的難度。

發明內容

本發明的目的在于針對上述現有技術存在問題，提出一種V波段CMOS功率放大器；該功率放大器結合晶體管堆疊技術和分布參數匹配，具有結構簡單、穩定性好、增益和輸出功率高等優點。

為實現上述目的，本發明采用的技術方案為：

一種V波段CMOS功率放大器，包括依次連接的輸入匹配電路、第一級放大電路、級間匹配電路、第二級放大電路與輸出匹配電路；其特征在于：

所述第一級放大電路由共源晶體管M1和共柵晶體管M2構成；所述共源晶體管M1的源極接地，柵極與柵極偏置電路連接、并通過隔直電容C2與輸入匹配電路連接，漏極與共柵晶體管M2的源極連接；所述共柵晶體管M2的柵極與柵極偏置電路連接、并通過電容C3接地，漏極與級間匹配電路連接；

所述第二級放大電路由共源晶體管M3和共柵晶體管M4構成；所述共源晶體管M3的源極接地，柵極與柵極偏置電路連接、并通過隔直電容C4與級間匹配電路連接，漏極與共柵晶體管M4的源極連接；所述共柵晶體管M4的柵極與柵極偏置電路連接、并通過電容C6接地，漏極與輸出匹配電路連接。

進一步的，所述輸入匹配電路由并聯短路線L1和串聯傳輸線L2構成；

所述級間匹配電路由串聯傳輸線L3、并聯支截線L4以及旁路電容C5構成，同時，漏偏置Vd1從該級間匹配電路的射頻短路點饋入；

所述輸出匹配電路由串聯傳輸線L5、并聯支截線L6以及旁路電容C8構成，同時，漏偏置Vd2從該輸出匹配電路的射頻短路點饋入。

進一步的，所述柵極偏置電路均由串聯電阻實現。