[發明專利]半導體器件的制造方法

在審

• 申請號: 202010425050.X
• 申請日: 2020-05-19
• 公開（公告）號: CN112420597A
• 公開（公告）日: 2021-02-26
• 發明（設計）人: 姜秉佑;權世峻;金活杓;樸鎮澤;任易碩;洪暎玉
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L27/11521;H01L27/11556;H01L27/11568;H01L27/11582
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 郭星

本公開涉及半導體器件的制造方法。一種制造半導體器件的方法包括：形成包括具有不同深度的溝槽的堆疊結構；在堆疊結構上形成絕緣層以填充溝槽；以及通過對絕緣層進行圖案化來形成與溝槽的位置相對應地定位的多個突起。該方法還包括通過對包括多個突起的圖案化的絕緣層進行平坦化來分別形成填充溝槽的絕緣圖案。

相關申請的交叉引用

本申請要求于2019年8月20日在韓國知識產權局提交的韓國專利申請10-2019-0101738的優先權，其全部公開內容通過引用并入本文。

技術領域

各個實施例總體上涉及半導體器件，并且更具體地涉及制造半導體器件的方法。

背景技術

非易失性存儲器設備保留所存儲的數據，而不管電源是否可用。近來，限制了其中存儲器單元以單層形式形成在基底之上的二維非易失性存儲器設備的集成密度的增加。因此，已經提出了其中存儲器單元在豎直方向上堆疊在基底之上的三維非易失性存儲器設備。

三維非易失性存儲器設備可以包括彼此交替堆疊的層間絕緣層和柵電極、以及穿過其中的溝道層，其中存儲器單元沿著溝道層堆疊。已經開發出了各種結構和制造方法以提高三維非易失性存儲器設備的操作可靠性。

發明內容

根據本公開的實施例，一種制造半導體器件的方法可以包括：形成包括具有不同深度的溝槽的堆疊結構；在堆疊結構上形成絕緣層以填充溝槽；以及通過對絕緣層進行圖案化來形成與溝槽相對應地定位的多個突起。該方法還可以包括通過對包括多個突起的圖案化的絕緣層進行平坦化來分別形成填充溝槽的絕緣圖案。

根據本公開的實施例，一種制造半導體器件的方法可以包括形成包括單元區域和接觸區域的堆疊結構。該方法還可以包括在堆疊結構的接觸區域中形成與單元區域相鄰的第一溝槽和與單元區域分開的第二溝槽。該方法還可以包括在堆疊結構上形成絕緣層以填充第一溝槽和第二溝槽，并且對絕緣層進行圖案化以形成與第一溝槽相對應的第一突起和與第二溝槽相對應的第二突起，其中第二突起為比第一突起寬。該方法還可以包括對包括第一突起和第二突起的圖案化的絕緣層進行平坦化。

附圖說明

圖1A和圖1B是示出根據本公開的實施例的半導體器件的結構的圖；

圖2A至圖2F是示出根據本公開的實施例的制造半導體器件的方法的圖；

圖3A至圖3C是示出根據本公開的實施例的制造半導體器件的方法的圖；

圖4A至圖4C是示出根據本公開的實施例的制造半導體器件的方法的圖；

圖5是示出根據本公開的實施例的存儲器系統的配置的框圖；

圖6是示出根據本公開的實施例的存儲器系統的配置的框圖；

圖7是示出根據本公開的實施例的存儲器系統的配置的框圖；以及

圖8是示出根據本公開的實施例的計算系統的配置的框圖。

具體實施方式

在下文中，根據本說明書中公開的概念的實施例的具體結構或功能描述被示出僅用于描述實施例。根據本教導的概念和實施例可以通過各種形式來實現，并且不具體限于本說明書中描述的實施例。

各種實施例涉及半導體器件和用于半導體器件的制造工藝。與當前的最新技術水平的半導體器件相比，這些半導體器件可以具有穩定的結構和改善的特性。

圖1A和圖1B是示出根據本公開的實施例的半導體器件的結構的圖。圖1A是布局圖，圖1B是圖1A在第一方向I上的截面圖。