[發(fā)明專利]基于互連線單元的電路拓撲結構及互連線單元級聯的去嵌方法

有效

• 申請?zhí)枺?/td>: 202010424462.1
• 申請日: 2020-05-19
• 公開（公告）號: CN111679171B
• 公開（公告）日: 2022-09-06
• 發(fā)明（設計）人: 魏震楠;黃風義;唐旭升;張有明
• 申請（專利權）人: 東南大學;南京展芯通訊科技有限公司;上海表象信息科技有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 南京瑞弘專利商標事務所(普通合伙) 32249
• 代理人: 秦秋星

本發(fā)明提供一種基于互連線單元的電路拓撲結構以及級聯的去嵌方法，首先對器件測試結構、開路測試結構、直通測試結構、短路測試結構分別進行散射參數測試；將直通測試結構中的互連線劃分成幾個相鄰的互連線單元，對互連線單元建立電路單元的拓撲結構和級聯模型，計算直通互連線單元、輸入互連線單元、輸出互連線單元的散射參數；獲取短路測試結構中接地互連線和接地通孔的散射參數；將器件測試結構的測試散射參數去除焊盤、輸入互連線單元、輸出互連線單元、器件接地互連線以及接地通孔的散射參數，得到待測器件的散射參數。本發(fā)明結構簡單、高精度并具有可縮放性，可以實現傳統技術必須依靠復雜結構或不同方式才能分別實現的性能。

技術領域

本發(fā)明涉及射頻器件測試領域，特別是一種基于互連線單元的電路拓撲結構及互連線單元級聯的去嵌方法。

背景技術

對集成電路器件(如晶體管、電感，等)建立準確的等效電路模型(簡稱建模)是電路設計重要基礎，也是提高良品率、降低研發(fā)成本的核心因素。測試是器件等效電路建模的基礎，當在片測試集成電路器件時，由于探針無法與器件直接相連，必須在輸入/輸出測試端口增加焊盤、輸入/輸出片上互連線等嵌入結構。為了獲取器件本身等效電路模型的參數，需要通過去外嵌(簡稱去嵌)步驟精確去除嵌入結構的影響，獲得器件本身的測試數據。

文獻1(Yunqiu Wu,Ya’nan Hao,Jun Liu,Chenxi Zhao,Yuehang Xu,Wenyan Yin,and Kai Kang,―An Improved Ultrawideband Open-Short De-Embedding MethodApplied up to 220GHz,”IEEE Transactions on Components,Packaging andManufacturing Technology,vol.8,no.2,pp.269-276,Feb.2018)對開路和短路測試結構建立了基于集總元件的等效電路模型，通過提取等效電路模型的元件參數，將焊盤和互連線引入的外嵌寄生去除。該方法依賴于等效電路模型以及具體的元件結構和參數值，針對復雜的等效電路模型結構，使用解析方法提取等效電路模型元件參數(簡稱提參)十分困難，而使用數值方法提取模型元件參數則存在多值解的問題，從而降低了去外嵌的精度。

為了改善單個直通結構去外嵌時精度不高的缺陷，各種不同類型的復雜直通結構被廣泛研究，包括雙直通結構(文獻2：X.S.Loo,K.S.Yeo,K.W.J.Chew,L.H.K.Chan,S.N.Ong,M.A.Do,and C.C.Boon,―A new millimeter-wave fixture deembeddingmethod based on generalized cascade network model,”IEEE Electron DeviceLett.,vol.34,no.3,pp.447–449,Mar.2013)，以及直通/半直通/短路結構(文獻3：XiaoLi,Yong Zhang,Oupeng Li,Tianhao Ren,Fangzhou Guo,Haiyan Lu,Wei Cheng,andRuimin Xu,―A Thru-Halfthru-Short De-Embedding Method for Millimeter-Wave On-Wafer HBT Characterization”,IEEE Electron Device Lett.,vol.38,no.6,pp.720-723,Jun.2017)。以上幾種復雜結構的直通結構不依賴于具體的等效電路模型，具有較高的精度，但缺陷是不具有可縮放性，當不同尺寸的器件較多時，需要測試相應數量的直通/半直通測試結構，使得芯片面積增大，成本增加。